一、采用ECC命令方式处理故障一例（论文文献综述）
王雨婷[1]（2021）在《某高速数据记录器的设计与实现》文中提出高速记录器发展日新月异,作为飞行器飞行过程中数据存储不可或缺的一部分,记录器对分析飞行器性能等参数起着至关重要的作用,飞行器在飞行过程中可能遇到突发状况,而对记录器中的数据进行研究可以为飞行器的优化设计提供理论依据和技术支撑,尽可能规避意外风险。本文设计的高速数据记录装置由采编器、存储器、地面测试台、配套上位机软件组成,重点针对采编器与测试台接口电路、高速信号传输、存储器存储方式等进行设计。该高速数据记录设备需采集存储4路同步RS-422数据和1路LVDS数据,每路422信号单路传输速率均达到10Mb/s,使用HDLC接口协议;LVDS信号使用CRC校验保证数据可靠;上位机和存储器、采编器和存储器之间都用以太网接口传输数据,使用协议芯片W5300,并采用TCP/IP传输协议,保证回读速率达到90Mb/s以上;测试台与采编器之间经由1553B总线传输命令和工作状态,确保传输结果符合预期;存储器记录飞行前、中段的数据,对Flash芯片中的坏块进行处理,对存储过程中产生的误码进行ECC校验,存储速度大于30MB/s。本论文优化了FPGA程序固件更新设计和Flash编程方式。FPGA固件更新通过TCP协议使上位机与FPGA进行数据传输,提高了可靠性,设计内容包括FPGA配置电路、固件更新逻辑设计、程序存储Flash芯片M25P64读写流程;Flash编程采用优化的多平面流水线边擦边写方式,即可保留原有数据,又提高了Flash编程速度。最后对高速数据记录器系统功能进行了测试,通过试验验证该高速数据记录器满足设计指标,达到良好预期;分析在设备调试过程中因断网、断电而导致的程序更新异常问题产生的原因,提出可行性解决方法。
钟敏[2]（2021）在《SRAM型FPGA的SEU容错技术研究》文中进行了进一步梳理SRAM型FPGA高逻辑密度的可重构资源以及可动态重构的特性,使其在航空航天等领域得到了广泛的应用。然而,基于CMOS工艺结构的SRAM存储单元在空间辐射环境中容易受到辐射粒子的撞击引起内部逻辑的翻转——单粒子翻转效应（Single Event Upset,SEU）。常规的翻转主要是单比特翻转（Single Bit Upset,SBU）,而FPGA技术节点越小其逻辑资源越紧凑,单个逻辑翻转时会诱发其相邻位发生翻转,引发多比特翻转事件（Multiple Bit Upset,MBU）。FPGA的存储单元中块存储器（Block RAM,BRAM）和配置存储器（Configuration RAM,CRAM）内存占比最高,而且传统的SBU纠错方法无法适用于MBU,因此BRAM和CRAM的MBU容错研究对于缓解SEU效应至关重要。本文以Xilinx Virtex-5系列XC5VFX70T芯片为目标,研究BRAM和CRAM的SEU故障缓解策略,设计了可注入最多4位错误的故障测试系统,模拟MBU事件。研究了纠错能力更强的纠错码,并设计故障检错与纠错（Error Detection and Correction,EDAC）系统实现MBU故障的修复,从而降低SEU事件对FPGA存储器的影响,提高FPGA系统的可靠性。本文利用Reed-Muller（RM）码设计了EDAC容错系统对BRAM进行防护,并且针对EDAC系统自身没有辐射防护功能的缺陷,进行了三模冗余的加固防护。研究了CRAM的帧组织结构,并采用内部配置访问接口（Internal Configuration Access Port,ICAP）对CRAM进行回读/配置操作;设计Gray码防护系统,利用校验位实现对配置帧数据的检错与纠错。通过研究Essential Bits技术将CRAM配置帧中与用户设计相关的必要位提取出来作为故障库,减少需要处理的帧数据。最后,仿真和实验验证结果均表明,本设计能实现对BRAM和CRAM的多位故障注入、故障检测与故障修复,并且最高能纠正3位及以下的翻转。在50MHz的工作频率下CRAM的故障检测与修复可在回读一帧的时间内同时完成,因此单帧故障检测与修复周期为2.38μs,修复后重配置一帧的周期为2.32μs。系统所占Slice资源的比例约为2.7%。
毛舒宇[3]（2021）在《弹载数据记录仪的设计与实现》文中研究说明在我国国防科技和武器装备的发展阶段,为提高国家的国防科技实力,测量新型武器装备里的关键信号对军事、战争等方面起着不可替代的作用。本文结合某航天研究所炮弹的实际需要,提出并研制一种弹载数据记录仪系统。根据该航天研究所对将要研制记录仪的一系列要求,给出了系统总体设计原则,根据这些原则对弹载数据记录仪的总体方案进行设计,在硬件平台的基础上设计并实现其相应的软件系统。最后通过系统联调以及环境试验的测试之后,记录仪能够达到预期要求。本文根据项目技术要求,首先提出系统总体方案,对系统的工作流程进行了介绍,指出了弹载数据录仪的一些关键技术。其次,对系统硬件电路进行了分模块化的设计,分别对接口模块、主控制模块、电源管理模块、USB通信接口模块和Flash存储模块做了详细阐述,并对环氧树脂灌封工艺做了可靠性研究。接着对系统软件时序进行了说明,重点是数据的采集存储部分,主要针对NANDFLASH的四种工作状态:坏块的检测与处理、页编程操作、Flash读数据操作和Flash擦除操作分别进行说明,并对ECC校验算法做了可靠性探究,纠正了1个比特位的错误,通过上位机解析软件对数据进行解析与波形回放。整个系统通过模拟测试、实验环境测试以及系统联调,最后确定该记录仪性能符合设计要求,系统能够正常工作,抗干扰性强,完整地采集到飞行过程中的诸多参数。
刘豪[4]（2021）在《井周超声成像测井仪信号处理及发射驱动电路设计》文中进行了进一步梳理在石油工业中,如何安全高效准确地测量井下石油储量一直是一个重要的课题和研究内容,对裂缝的研究则是测量井下石油储量的一个重点方向;研究者在测井仪器设备的探索中发现,通过声波对裸眼井进行测量是检测裂缝的有效方式。井周超声成像测井仪是一种运用声波测量裸眼井井壁信息的测井仪器,其基本工作原理是发射超声波,声波在泥浆中传播时遇到不同介质后发生反射,仪器对反射回波进行采集处理后,将数据上传至上位机供井上人员分析。本文主要阐述井周超声成像测井仪的主控控制与信号处理方法、超声波发射控制电路以及信号存储控制的设计方法。论文首先介绍了超声成像测井仪的发展与现状,明确了超声成像测井仪研究意义;然后介绍了井周超声成像测井仪的基本工作原理及结构,分析了本文工作需求和所需要达到的目标;接着从三个方面进行了重点阐述。第一个方面为主控控制及信号处理设计,主要利用FPGA善于处理高速和并行性信号的优点,设计实现了命令接收模块、发射控制模块、接收ADC信号及处理模块、上传数据模块和信号存储模块。第二个方面是驱动换能器发射超声波的电路设计,换能器需要最高达±8 0V高压和250k Hz高频信号驱动,因此设计了MOSFET驱动电路来驱动换能器,同时设计了消振电阻用于消除换能器多余振动,并插入高压控制调档电路来控制发射功率大小,设计了高低压供电控制以减少工作功耗;考虑到高压部分一旦出现问题容易损坏低压电路,在此设计中还加入了高压采样电路用来对高压进行监测。第三个方面是信号存储控制的设计,当井下有井上不易分析的数据或其他预期之外的情况发生时,需将井下大量的原始信号数据进行记录保存,因此加入大容量存储芯片NAND flash;NAND flash存储器需要单独设计控制方法来完成数据的存取控制,对控制器的设计主要分为三个基本操作:擦除、写和读,本文对这些操作的设计实现进行了详细叙述,并设计实现了在业界广泛使用的一种ECC校验。最后,本文所设计电路在实验室环境进行了模拟测试,安装到仪器中作了系统实验,仪器工作正常。测试及实验结果表明,本文工作达到了预期的设计要求。
韩涛[5]（2021）在《基于SRAM型FPGA的抗辐照加固技术研究》文中认为FPGA（Field Programmable Gate Array）由于具有灵活的可配置性,被广泛应用于科研及商业领域。其中SRAM型FPGA因其资源丰富、性能强和可重配置等优点,受到航天领域的青睐。但不同于地面环境,空间环境中存在众多辐射效应,包括总剂量效应（Total Ionizing Dose,TID）和单粒子效应（Single Event Effect,SEE）。而SRAM型FPGA因其结构特点对单粒子翻转（Single Event Upset,SEU）效应非常敏感,这极大地限制了其在航空航天领域的应用。SRAM型FPGA的抗辐照技术成为了一个研究热点。三模冗余（Triple Modular Redundancy,TMR）和配置存储器刷新是FPGA抗辐照加固的有效手段,但都有各自的缺点:三模冗余无法修复错误,且当用户电路很大时,会消耗大量资源;配置刷新方法的刷新电路本身对辐射敏感。对此,本文提出了一种实时冗余刷新（Real-time Redundant Scrubbing,RRS）系统,该系统将三模冗余和刷新电路相结合,在传统刷新电路的基础上,对刷新电路本身作三模冗余处理。首先,设计了一个基于SRAM型FPGA的配置存储器刷新系统。该系统通过ICAP（Internal Configuration Access Port）接口按帧回读配置数据,然后利用FRAME＿ECC电路进行ECC校验,若发现1位错误则根据校验信息进行修改,再将修改后的配置数据写回原位置,实现对配置存储器的纠错。其次,对刷新电路进行了三模冗余加固。对传统的三模冗余结构进行了改进,加入了错误指示器。每当有任一冗余块的输出与其他两个不同时,错误指示器就会发出警报,使系统立即对刷新电路进行刷新,从而防止错误累积,并实现了对刷新电路的实时刷新。再次,对刷新电路进行了分布式布局。EDA工具在自动布局布线时会倾向于把相关变量布局在相近位置,此时一个SEU可能会影响多个冗余块,从而使三模冗余结构失效。因此,本文对刷新电路进行了分布式布局,将三模冗余的三个冗余块分离开来。这样,一个SEU就很难同时使两个冗余逻辑发生错误,进一步提高了系统的抗辐照能力。此外,还设计了一个故障注入系统。故障注入系统与刷新系统相似,首先通过ICAP接口回读某一帧配置数据,然后翻转其中的1位,再写回原位置,以模拟发生SEU的情况。通过故障注入系统可方便灵活地对本文提出的RRS系统进行测试验证。最后,经故障注入测试,本文提出的RRS系统可实现对SRAM型FPGA配置存储器的2位检错和1位纠错,尽管面积是传统配置存储器刷新系统的3倍左右,但资源占用总量很小,与此同时抗辐照能力得到了显着提高。
杜留根[6]（2021）在《SPI接口存储芯片测试系统的设计与实现》文中研究表明芯片测试在集成电路生产过程中扮演着举足轻重的环节,一个优秀的测试方案可以显着缩短从设计到产品的时间。随着社会的发展,一种新型材料的磁性随机存储器成为热门的研究方向之一,它不仅兼顾上一代产品的特点而且在密度和存取速率等方面占有优势,在人工智能、汽车电子和智能穿戴等领域有较好的发展空间。So C技术的发展给我们生活带来了便利,各种智能电子设备在我们周围随处可见,这些电子设备的正常工作离不开存储器,一方面利用存储器进行系统程序的存储,另一方面对实时产生的数据进行保存。所以,So C技术的进步也使得存储器领域不断迎接新的挑战。存储器测试在集成电路设计和生产的各个环节都有体现。随着半导体工艺的不断进步,存储器在制造过程中出现的问题也随之增多,这时要求设计的测试系统能够适应各种情况。本文针对磁性随机存储器进行了测试,主要内容有:1、先论述了集成电路目前在我国的重要地位,最近几年的发展受到西方国家的阻力增大。然后介绍了国内外对于芯片测试领域的几种主要方法包括内建自测试、探针卡测试、自动化测试设备和FPGA测试等。分析了设计FPGA测试系统的可行性。2、对存储器进行分类并介绍了易失性存储器和非易失性存储器的特点,从非易失性存储器入手介绍了被测存储器的原理和内部结构。根据存储器的结构,研究了故障模型包括地址译码故障、存储阵列故障和读写逻辑故障。基于故障模型介绍了测试算法。3、测试系统的硬件组成部分。从测试过程引入测试系统的总体框架,根据框架介绍了本次系统设计所用的外围电路和FPGA最小系统。4、进行FPGA开发,结合各个模块的时序设计驱动程序。最后,将代码下载到FPGA中,完成了测试平台的搭建;并根据待测40nm工艺的4Mbit磁性随机存储器的时序完成测试平台的调试;测试结果表明,系统能够实现6种功能测试,同时满足被测芯片的需求。设计的测试系统有两个特点:一是通过使用Micro Blaze软核,使系统更加灵活。二是使用Socket板去固定被测芯片,不同型号的芯片可以配备对应的Socket板,在测试时不用更换核心板,只需更换Socket板即可;有利于增加测试系统的可扩展性。
王顺卓[7]（2020）在《闪存错误时空特性感知的固态盘可靠性算法优化研究》文中指出固态盘（Solid State Drive）因具有高内部并行性、低随机访问延迟、低能耗以及小尺寸等优势,作为主流的存储设备被广泛用于个人电脑和数据中心。近年来,随着5G和大数据技术发展,对存储容量、性能和可靠性提出了更高需求。得益于半导体制程工艺技术、单元多比特技术以及三维堆叠技术的发展,闪存存储密度大幅提升。然而,存储密度的增长是以牺牲可靠性为代价,不可靠的存储介质会引起数据存储可靠性维护开销大和闪存空间利用率不足的问题。因此,如何设计具有高效能、可靠的闪存存储系统,成为了研究热点。为了保证数据存储的可靠性,现有的可靠性算法引发了高昂的存储性能开销。例如,固态盘利用纠错码（Error Correction Code,ECC）纠正数据错误和块级阵列编码（Redundant Arrays of Independent Disks,RAID）提供系统级容错保护。纠错过程中产生的解码延迟、块级阵列编码中繁重的校验冗余数据和数据重建操作,极大地影响了系统性能。而且,为了满足闪存存储密度扩展带来的高可靠性需求,固态盘利用过长纠错码（即纠错码校验数据大小超过系统配置的校验数据空间）提高系统的纠错能力。然而,基于过长ECC存储策略中引发的读放大,大幅降低了系统读性能。为了充分利用盘内多级并行性,控制器通常将不同并行单元间相同块编号的闪存块链接成超级块,并以超级块作为盘内闪存空间的管理粒度,在提高系统吞吐量的同时,均衡超级块内闪存块承受的编程/擦除次数。然而,由于闪存块间耐磨损力差异,超级块中弱块会过早损坏,加速了系统故障,致使固态盘失效时,大量闪存块未被充分利用,降低了固态盘内闪存空间利用率。针对上述问题,围绕闪存错误时空特性,展开如下可靠性算法优化研究:为了解决高解码延迟和过长ECC存储导致的读性能下降的问题,首先研究了闪存错误的时间特性（即闪存块的原始误码率随着编程/擦除次数的增加呈现指数型增长）,然后探索了闪存生命期内需要的校验冗余数据与系统配置校验数据空间的关系,发现在闪存生命期早期（即闪存块承受的编程/擦除次数较小时）,系统配置的校验数据空间没有被充分利用;在生命期末期（即闪存块承受的编程/擦除次数过大时）,配置的校验数据空间无法满足系统可靠性需求。基于上述发现,提出了一种闪存错误时间特性感知的纠错码数据管理策略（LAE）,根据闪存错误时间特性自适应调整纠错码数据管理策略。在生命期早期,充分利用配置的校验数据空间,利用短码长的纠错码降低解码延迟;在生命期末期,将过长ECC对应的校验数据作为用户数据的扩展,持久化到不同的并行单元中,充分利用盘内多级并行性,降低过长纠错码引发的读放大对读性能的影响。实验结果表明,与传统ECC编码策略相比,LAE可提升系统读性能最大达85.1%;与目前基于过长ECC的数据存储策略相比,LAE可提高系统读性能最大达30.0%。针对盘内RAID组织策略中存在的繁重校验数据和数据重建导致的高昂存储性能开销问题,首先研究了固态盘生命期内的可靠性需求,发现RAID提供的可靠性在生命期大部分时期未被充分利用。然后探索了闪存错误空间特性（即经历相同编程/擦除次数的闪存块具有不同的原始误码率）,提出了闪存错误空间特性感知的RAID条带管理策略（WARD）。一方面,WARD根据闪存块的实时磨损动态组织RAID条带,在保证数据存储可靠性的前提下,减少校验数据对系统性能的影响;另一方面,提出预警转移机制,提前迁移坏块中的用户数据,避免数据重建过程带来的性能抖动问题。实验结果表明,与传统的RAID组织策略相比,WARD在生命期内提供高且稳定的可靠性,读性能和写性能最大提升分别为19.5%和25.6%。为了提高基于传统超级块组织策略的固态盘寿命,本文首先探索块级与页级的闪存错误空间特性,然后提出闪存错误时空特性感知的超级块组织策略（WAS）。WAS将页级闪存错误空间特性与闪存块磨损检测相结合,设计了一种高效准确的闪存块磨损实时检测策略。基于闪存块的实时磨损,WAS动态地组织超级块,让强块分担原本施加到弱块上的磨损,并且利用一种基于磨损的垃圾回收策略,进一步降低闪存块间的磨损差异,提高固态盘内空间利用率,延长系统的寿命。实验结果表明,WAS策略与传统超级块组织策略相比,以可以忽略的性能开销为代价,提高了30.78%闪存空间利用率,延长了51.3%固态盘寿命。
殷杰[8]（2020）在《基于车载FOTA终端的数据传输方法分析与设计》文中指出随着汽车产业的高速发展,车载电子控制单元的数量也不断增多,同时也伴随着功能故障的概率增加。车厂通常以更换硬件或更新软件来解决功能故障问题。传统的大规模召回更新软件方法对客户和车厂带来了巨大的损失,FOTA（Firmware Over The Air）技术的出现能够很好的解决这个问题。但是汽车的安全性和时效性要求远高于其他智能移动终端,如何保证FOTA技术的安全性和时效性是目前研究的重点。本文主要分析了车载FOTA终端的现状,提出了目前车载FOTA终端存在的安全性问题和传输时间长的问题,根据车载FOTA终端的特点提出了一种优化Bsdiff算法与混合加密算法结合的数据传输方法,并将此数据传输方法在车载FOTA终端中实现。然后设计并搭建了车载FOTA终端系统台架,最后在系统台架上测试验证了车载FOTA终端的安全性和时效性。本文的主要工作内容如下:1.首先介绍了目前国内外车载FOTA终端的研究现状,分析出目前车载FOTA终端存在数据传输时间长与数据传输安全的问题,提出差分算法与加密算法是解决数据传输问题的关键技术,并分别对目前主流的差分算法与加密算法进行了对比分析。2.根据差分算法的分析结果,选择在Bsdiff算法基础上进行研究与设计。根据ECU（Electronic Control Unit）存储空间小的特征,设计了一种适用于ECU的优化Bsdiff算法。经过仿真分析,证明了优化Bsdiff算法在占用极小部分ECU存储空间的情况下,缩短了车载FOTA终端数据传输的时间。3.根据对称加密算法与非对称加密算法的分析结果,设计了一种用AES（Advanced Encryption Standard）算法加密明文和ECC（Elliptic Curve Cryptography）算法加密AES密钥的混合加密算法。并基于诊断服务协议与CAN FD（CAN with Flexible Data rate）报文结构设计了车载FOTA终端与ECU端的密钥交互和密文发送过程。经过仿真分析,证明混合加密算法在不影响车载FOTA终端性能情况下,提高了数据传输过程的安全性。4.最后根据车载FOTA终端系统的整体架构,完成了车载FOTA终端与ECU端的软件设计,实现了车载FOTA终端的基本功能。在此基础上将优化Bsdiff算法与混合加密算法应用到车载FOTA终端系统中,并对整体功能与性能进行测试。测试结果表明,本文设计的数据传输方法中,混合加密算法增强了车载FOTA终端数据传输的安全性,优化Bsdiff算法提高了数据传输的时效性。在安全传输的前提下,数据压缩率至少为81%,最高可达到94%,混合加密算法增加时间消耗约为300ms,时间占比3%以下。结合优化Bsdiff算法与混合加密算法,车载FOTA终端数据传输总体消耗减少50%,由此证明本文数据传输方法的安全性与时效性。
廉获珍[9]（2020）在《铁路安全通信协议RSSP-Ⅱ密钥管理机制改进的研究》文中研究指明CTCS-3级列控系统使用铁路安全通信协议RSSP-II来防护信号安全设备之间安全相关信息的交互,其中,协议采用对称加密技术来确保所传输信息的真实性、完整性以及私密性,为此,协议制定了密钥管理机制。通过对该机制的分析,发现该机制在传输密钥和验证密钥的管理方面可能存在安全隐患:第一,传输密钥受人为干预的分发方式以及长期不变的特点致使该密钥存在暴露的风险,进而会危及验证密钥的安全;第二,密钥管理功能集中于密钥管理中心,存在中心化问题。因此,为加强协议的安全性,使列控系统安全相关实体之间的通信更为安全可靠,本文对RSSP-II的密钥管理机制提出改进。主要内容如下:（1）针对上述安全隐患,本文提出区块链共识机制Raft结合椭圆曲线加密机制的改进策略,使得系统中一定区域内的所有安全相关设备能够在拜占庭环境下,通过去密钥管理中心、降低人为干预的方式来更新和共享验证密钥,从而加强验证密钥的安全性。同时,该改进策略并不会改变安全实体之间安全数据的通信策略,不对安全相关信息的通信造成影响。（2）基于EN50159中的威胁防御矩阵对方案进行定性分析,证明方案满足EN50159标准,具备安全性;接着,采用基于行为时序逻辑的形式化验证方法对共识方案进行分析:首先,构建共识进程在非拜占庭环境下的状态机模型,并通过TLC模型检测器对其进行验证,结果表明,共识方案不存在死锁问题,同时能够实现集群对密钥信息的更新与共识功能,从而证明方案具备功能正确性;其次,通过逻辑证明的方式证明方案在非拜占庭环境下具备安全性;最后,在已有模型的基础上构建攻击者模型,并通过TLC工具检测新模型,其结果表明,共识方案在受到攻击的情况下,仍然能够正确实现共识功能,证明方案在拜占庭环境下具备安全性。（3）为了保证改进方案的性能,本文提出在Xilinx Zynq-7000系列开发平台上以软硬件相结合的方式进行改进方案的实现。首先是共识进程,为保证进程的灵活性,提出在平台的ARM处理器部分以软件方式实现其关键的流程控制;其次是运算复杂的椭圆曲线密码算法,为了保证算法的效率,选择基于FPGA的硬件方式来实现。对于椭圆曲线密码算法,本文对硬件模块的构建进行了详细的设计,并利用Verilog语言给出了实现,同时编写testbench对各个公私钥加解密模块进行了Modelsim仿真,结果证明各个模块的功能正确;在此基础上,搭建ARM基于AXI总线控制密码模块的硬件平台,进而完成控制流程的实现,最后,在两个节点之间进行共识进程的验证,结果表明共识方案能够达到预期的功能。图42幅,表18个,参考文献80篇。
张泽芳[10]（2020）在《多接口采编存储技术的研究与实现》文中提出数据采编存储装置在智能交通以及飞机、卫星等武器装备系统的研制、测试、试验和维护等领域的应用十分广泛。在真实的飞行环境下进行飞行试验时,数据采编存储装置一方面要实现与飞行器的通信,另一方面要记录飞行器的工作状态和参数。飞行器的数据采编记录装置涉及多种接口类型数据的采集、编码和存储,因此,多接口采编存储技术的研究与实现有着重要的意义。本文主要针对多种通信接口的数据采编存储技术进行研究,具体包括:1553B总线接口、RS422接口、LVDS接口的电路设计及逻辑实现;数据混合编帧处理以及数据存储三个部分。论文首先介绍了数据采编记录装置的研究背景及意义,设计了采编存储装置的总体方案。其次,针对不同的通信接口分别进行了硬件电路的设计及逻辑实现,并对多种接口类型的数据进行了混合编帧处理;然后,完成了存储部分总体方案以及存储芯片控制逻辑的设计。本文使用VHDL硬件描述语言完成了FPGA逻辑设计,并运用模块化设计方法对各模块进行了划分。重点论述了1553B接口单元的方案选择、电路设计、BU-61580协议芯片的初始化配置,以及多通信接口数据传输速率不匹配问题的解决方法;并采用CRC+ECC双校验机制对打包后的数据进行可靠地接收与存储。通过搭建测试平台,对采编存储装置进行了测试和验证,结果表明采编存储装置可有效接收并记录16MB/s的LVDS数据、2.4576Mb/s的RS422数据以及1Mb/s的1553B数据,而且记录的数据真实可靠。
二、采用ECC命令方式处理故障一例（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、采用ECC命令方式处理故障一例（论文提纲范文）
（1）某高速数据记录器的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1.绪论 |
| 1.1 课题来源及背景 |
| 1.1.1 课题来源 |
| 1.1.2 课题背景 |
| 1.2 课题研究目的和意义 |
| 1.3 国内外研究现状 |
| 1.3.1 飞行数据记录器研究现状 |
| 1.3.2 数据采集研究现状 |
| 1.3.3 数据存储研究现状 |
| 1.3.4 1553B总线的研究现状 |
| 1.4 本文主要研究内容 |
| 2.高速数据记录设备整体方案设计 |
| 2.1 高速数据记录器功能概述 |
| 2.2 高速数据记录器方案设计 |
| 2.2.1 高速数据记录器采编器设计方案 |
| 2.2.2 高速数据记录器存储器设计方案 |
| 2.2.3 高速数据记录器测试台设计方案 |
| 2.3 本章小结 |
| 3.记录器数据采集模块接口设计 |
| 3.1 同步422 链路设计 |
| 3.1.1 RS-422 接口设计 |
| 3.1.2 HDLC协议 |
| 3.2 LVDS链路设计 |
| 3.2.1 LVDS环网总线技术 |
| 3.2.2 LVDS接口设计方案 |
| 3.2.3 CRC校验 |
| 3.3 数据采集模块接口实现 |
| 3.4 本章小结 |
| 4.记录器通信模块接口设计 |
| 4.1 以太网高速数据传输设计 |
| 4.1.1 以太网硬件电路设计 |
| 4.1.2 以太网传输模式 |
| 4.1.3 介质接口信号设置 |
| 4.1.4 W5300 配置 |
| 4.1.5 W5300 数据接收和发送 |
| 4.2 以太网断网重连 |
| 4.3 FPGA固件更新设计 |
| 4.3.1 模块总体设计 |
| 4.3.2 FPGA配置电路设计 |
| 4.3.3 固件更新逻辑设计 |
| 4.4 1553B总线接口设计 |
| 4.4.1 MIL-STD-1553B传输协议介绍 |
| 4.4.2 1553B总线接口电路设计 |
| 4.4.3 总线监视器设计 |
| 4.4.4 FPGA对 BU-61580 的控制设计 |
| 4.4.5 1553B总线监控器配置 |
| 4.4.6 1553B总线监控中断设置 |
| 4.4.7 1553B总线控制器实现 |
| 4.5 本章小结 |
| 5.记录器存储模块设计 |
| 5.1 Flash芯片选型 |
| 5.2 Flash初始化操作 |
| 5.3 Flash坏块处理 |
| 5.3.1 坏块检查 |
| 5.3.2 坏块标记 |
| 5.3.3 坏块替换 |
| 5.4 数据写流程 |
| 5.5 ECC校验 |
| 5.5.1 ECC列检验 |
| 5.5.2 ECC行检验 |
| 5.5.3 ECC纠错算法 |
| 5.6 本章小结 |
| 6.系统功能测试及分析 |
| 6.1 测试平台功能调试 |
| 6.2 调试及分析解决 |
| 6.3 测试结果及分析 |
| 7.总结及展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（2）SRAM型FPGA的SEU容错技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 SRAM型FPGA应用概述 |
| 1.1.2 SEU效应概述 |
| 1.2 SEU容错技术国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 本文研究内容 |
| 第2章 Virtex-5 FPGA的SEU容错系统总体方案 |
| 2.1 Xilinx SRAM型FPGA内部结构和故障模式 |
| 2.1.1 SRAM型FPGA内部结构 |
| 2.1.2 SRAM型FPGA典型故障 |
| 2.2 Xilinx Virtex-5 FPGA的BRAM模块 |
| 2.3 Virtex-5 FPGA的CRAM |
| 2.3.1 CRAM的帧组织 |
| 2.3.2 配置比特流和数据包类型 |
| 2.3.3 配置比特流的必要位 |
| 2.3.4 CRAM刷新机制 |
| 2.4 ECC码分析 |
| 2.4.1 存储器编码防护的可靠性 |
| 2.4.2 RM码编译码原理 |
| 2.4.3 Gray码编译码原理 |
| 2.5 MBU故障修复系统结构设计 |
| 2.6 本章小结 |
| 第3章 SEU容错系统设计 |
| 3.1 BRAM的SEU容错设计 |
| 3.1.1 BRAM的EDAC防护设计 |
| 3.1.2 EDAC电路的容错设计 |
| 3.2 CRAM的SEU容错系统总体方案设计 |
| 3.3 CRAM容错系统FPGA端设计 |
| 3.3.1 子模块功能介绍 |
| 3.3.2 命令模式功能概述 |
| 3.3.3 ICAP控制模块设计 |
| 3.3.4 帧地址生成控制模块设计 |
| 3.3.5 初始化控制模块设计 |
| 3.3.6 刷新控制模块设计 |
| 3.4 本章小结 |
| 第4章 容错系统的实验与验证 |
| 4.1 修复系统FPGA端调试波形图 |
| 4.1.1 BRAM容错控制 |
| 4.1.2 CRAM初始化模块控制器 |
| 4.1.3 CRAM刷新模块控制器 |
| 4.1.4 CRAM帧地址生成控制器 |
| 4.2 实验平台 |
| 4.3 系统功能验证 |
| 4.3.1 必要位的提取 |
| 4.3.2 系统单功能验证 |
| 4.4 DUT电路故障分类和修复测试 |
| 4.5 系统性能评估 |
| 4.6 本章小结 |
| 第5章 总结与展望 |
| 5.1 总结 |
| 5.2 研究不足及展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（3）弹载数据记录仪的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 选题背景及研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 课题来源及主要工作 |
| 1.4 本章小结 |
| 2 系统总体设计原则及方案 |
| 2.1 系统的总体设计原则 |
| 2.1.1 可实现功能性原则 |
| 2.1.2 最优结构性原则 |
| 2.1.3 可靠性原则 |
| 2.1.4 兼容性原则 |
| 2.2 系统指标分析及总体方案 |
| 2.2.1 系统需求分析 |
| 2.2.2 记录仪要实现的功能 |
| 2.2.3 配套软件功能 |
| 2.2.4 系统技术指标 |
| 2.3 系统总体设计方案 |
| 2.4 系统的工作流程 |
| 2.5 关键技术应用及分析 |
| 2.5.1 电源设计方面 |
| 2.5.2 PCB布局布线方面 |
| 2.5.3 接地设计方面 |
| 2.5.4 滤波电路设计方面 |
| 2.6 本章小结 |
| 3 硬件电路设计 |
| 3.1 接口及信号调理模块设计 |
| 3.1.1 数字接口电路设计 |
| 3.1.2 信号调理电路设计 |
| 3.2 电源模块设计 |
| 3.3 主控制器模块设计 |
| 3.4 Flash存储模块设计 |
| 3.4.1 存储材质选取 |
| 3.4.2 存储模块的电路设计 |
| 3.5 USB通信模块 |
| 3.6 环氧树脂灌封工艺研究 |
| 3.7 弹载数据记录仪和读数盒实物 |
| 3.8 本章小结 |
| 4 系统软件设计 |
| 4.1 系统软件极其概述 |
| 4.2 数据采集与存储设计 |
| 4.2.1 采样频率 |
| 4.2.2 帧格式 |
| 4.2.3 C8051F060 中断处理 |
| 4.2.4 中断优先级 |
| 4.2.5 采样时序控制 |
| 4.2.6 Flash控制器设计 |
| 4.2.7 ECC校验实现 |
| 4.3 上位机软件设计 |
| 4.4 本章小结 |
| 5 系统性能测试与结果分析 |
| 5.1 模拟测试环境平台的搭建 |
| 5.2 模拟测试流程 |
| 5.3 环境试验测试 |
| 5.3.1 高低温试验 |
| 5.3.2 随机振动试验 |
| 5.4 系统联调 |
| 5.5 本章小结 |
| 6 总结与期望 |
| 6.1 总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士期间发表的论文及所取得的研究成果 |
| 致谢 |
（4）井周超声成像测井仪信号处理及发射驱动电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 井周超声成像测井仪技术课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要工作和结构安排 |
| 第二章 井周超声成像测井仪总体介绍 |
| 2.1 井周超声成像测井仪工作原理 |
| 2.2 井周超声成像测井仪结构 |
| 2.3 井周超声成像测井仪控制与信号处理需求分析 |
| 2.4 井周超声成像测井仪发射控制电路需求分析 |
| 2.5 本章小结 |
| 第三章 井周超声成像仪主控控制及回波信号处理设计 |
| 3.1 井周超声成像仪主控控制及信号处理总体设计 |
| 3.2 主控芯片选择 |
| 3.3 命令接收模块设计 |
| 3.4 发射控制模块设计 |
| 3.5 回波信号接收及处理模块设计 |
| 3.5.1 回波信号接收设计 |
| 3.5.2 信号处理模块设计 |
| 3.6 数据上传处理模块设计 |
| 3.7 本章小结 |
| 第四章 井周超声成像仪发射驱动电路设计 |
| 4.1 发射驱动电路总体设计 |
| 4.2 MOSFET驱动设计 |
| 4.3 去尾振电路设计 |
| 4.4 电源模块电路设计 |
| 4.5 高压控制与调档设计 |
| 4.6 探头发射通道供电设计 |
| 4.7 高压采样电路设计 |
| 4.8 本章小结 |
| 第五章 信号存储控制设计 |
| 5.1 信号存储模块电路设计 |
| 5.2 信号存储控制模块总体设计 |
| 5.3 命令接收模块设计 |
| 5.4 状态控制模块设计 |
| 5.5 擦除数据模块设计 |
| 5.6 读数据模块设计 |
| 5.7 写数据模块设计 |
| 5.8 ECC校验模块设计 |
| 5.8.1 ECC校验基本原理 |
| 5.8.2 ECC校验逻辑设计 |
| 5.9 坏块管理 |
| 5.10 本章小结 |
| 第六章 测试结果分析与讨论 |
| 6.1 控制及信号处理测试结果及分析 |
| 6.1.1 通信模块的验证 |
| 6.1.2 控制发射 |
| 6.1.3 控制发射探头转换 |
| 6.1.4 控制采集时间 |
| 6.1.5 测量幅度与到时 |
| 6.2 发射驱动电路测试结果及分析 |
| 6.2.1 高压调档测试 |
| 6.2.2 发射通道测试 |
| 6.2.3 高压采集模块硬件测试 |
| 6.2.4 去尾振模块测试 |
| 6.3 信号存储控制模块测试结果及分析 |
| 6.4 系统联调与水槽测试结果及分析 |
| 6.4.1 连续声波激励 |
| 6.4.2 接受数据 |
| 6.4.3 水槽实验测量裂缝 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
（5）基于SRAM型FPGA的抗辐照加固技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 本文的主要工作 |
| 2 RRS系统总体方案 |
| 2.1 单粒子效应对SRAM型 FPGA的影响 |
| 2.1.1 SRAM型 FPGA简介 |
| 2.1.2 单粒子效应简介 |
| 2.1.3 单粒子效应对SRAM型 FPGA的影响 |
| 2.2 设计目标及要求 |
| 2.2.1 实现对配置存储器的检错和纠错 |
| 2.2.2 实现对刷新电路的三模冗余加固 |
| 2.2.3 实现对配置存储器的故障注入 |
| 2.3 RRS系统总体方案 |
| 2.3.1 配置存储器刷新系统方案 |
| 2.3.2 刷新电路三模冗余加固方案 |
| 2.3.3 RRS系统总体方案 |
| 2.4 本章小结 |
| 3 RRS系统设计 |
| 3.1 配置存储器刷新系统设计 |
| 3.1.1 顶层控制模块设计 |
| 3.1.2 ICAP接口控制模块设计 |
| 3.1.3 地址生成模块设计 |
| 3.1.4 检错纠错模块设计 |
| 3.2 刷新电路的三模冗余加固设计 |
| 3.2.1 三模冗余结构的改进 |
| 3.2.2 刷新电路的三模冗余加固 |
| 3.2.3 三模冗余结构的分布式布局 |
| 3.3 本章小结 |
| 4 RRS系统的验证与评估 |
| 4.1 系统功能仿真 |
| 4.1.1 ICAP接口控制模块功能仿真 |
| 4.1.2 地址生成模块功能仿真 |
| 4.1.3 顶层控制模块功能仿真 |
| 4.1.4 三模冗余结构的功能仿真 |
| 4.2 系统功能验证 |
| 4.2.1 故障注入功能验证 |
| 4.2.2 检错纠错功能验证 |
| 4.3 系统性能评估 |
| 4.3.1 故障注入测试环境 |
| 4.3.2 测试结果与分析 |
| 4.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（6）SPI接口存储芯片测试系统的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究的背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 论文研究内容和章节安排 |
| 第二章 存储芯片测试方案分析 |
| 2.1 存储芯片分类 |
| 2.2 磁性随机存储器的芯片结构 |
| 2.2.1 磁性随机存储器 |
| 2.2.2 芯片结构框图 |
| 2.3 存储器故障模型 |
| 2.3.1 地址译码器故障 |
| 2.3.2 存储器阵列故障 |
| 2.3.3 读写逻辑故障 |
| 2.4 存储器常用的测试算法 |
| 2.5 测试方案 |
| 2.5.1 测试方案可行性分析 |
| 2.5.2 测试方案优势分析 |
| 2.6 本章小结 |
| 第三章 存储器测试系统硬件设计 |
| 3.1 存储器测试系统概述 |
| 3.1.1 存储器测试系统功能 |
| 3.1.2 存储器测试系统的总体架构 |
| 3.2 FPGA最小系统设计 |
| 3.2.1 FPGA芯片 |
| 3.2.2 FPGA时钟电路 |
| 3.2.3 FPGA复位电路 |
| 3.2.4 FPGA供电电路 |
| 3.2.5 JTAG下载电路 |
| 3.3 FPGA外围电路设计 |
| 3.3.1 SPI Flash电路设计 |
| 3.3.2 外部输入电源设计 |
| 3.3.3 DDR3 电路设计 |
| 3.3.4 Socket接口板电路设计 |
| 3.4 本章小结 |
| 第四章 软件设计与实现 |
| 4.1 FPGA原理及开发流程 |
| 4.2 FPGA开发工具Vivado |
| 4.2.1 Vivado介绍 |
| 4.2.2 Vivado特点 |
| 4.3 驱动程序设计 |
| 4.3.1 主阵列模块 |
| 4.3.2 冗余行和冗余列测试 |
| 4.3.3 EFUSE寄存器测试 |
| 4.3.4 参考寄存器测试 |
| 4.3.5 FUSE寄存器测试 |
| 4.3.6 控制寄存器测试 |
| 4.4 本章小结 |
| 第五章 测试系统板级实现 |
| 5.1 待测芯片介绍 |
| 5.1.1 待测芯片的特点 |
| 5.1.2 待测芯片内部结构 |
| 5.2 测试系统搭建 |
| 5.2.1 测试机系统 |
| 5.2.2 测试平台调试 |
| 5.3 测试结果及分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
（7）闪存错误时空特性感知的固态盘可靠性算法优化研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1.绪论 |
| 1.1 课题的背景和意义 |
| 1.2 基于NAND闪存的固态存储的基本原理 |
| 1.3 闪存错误特性 |
| 1.4 固态盘内可靠性算法研究现状 |
| 1.5 本文的研究内容 |
| 1.6 论文组织结构 |
| 2.固态盘内纠错码解码延迟和可靠性优化研究 |
| 2.1 引言 |
| 2.2 纠错码性能开销和可靠性不足问题与分析 |
| 2.3 闪存错误时间特性感知的ECC数据管理策略 |
| 2.4 分析与讨论 |
| 2.5 本章小结 |
| 3.固态盘内RAID条带组织管理策略优化研究 |
| 3.1 引言 |
| 3.2 RAID组织中存储性能开销和数据丢失风险研究 |
| 3.3 闪存错误空间特性感知的RAID条带管理策略 |
| 3.4 分析与讨论 |
| 3.5 本章小结 |
| 4.固态盘内超级块组织策略优化研究 |
| 4.1 引言 |
| 4.2 基于超级块的固态盘内空间浪费问题 |
| 4.3 闪存错误时空特性感知的超级块管理策略 |
| 4.4 分析与讨论 |
| 4.5 本章小结 |
| 5 全文总结与工作展望 |
| 5.1 本文工作总结 |
| 5.2 下一步工作展望 |
| 致谢 |
| 参考文献 |
| 附录1 攻读博士学位期间取得的学术成果 |
| 附录2 英文缩写对照表 |
（8）基于车载FOTA终端的数据传输方法分析与设计（论文提纲范文）
| 摘要 |
| abstract |
| 注释表 |
| 第1章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.1.1 课题研究背景 |
| 1.1.2 课题研究意义 |
| 1.2 车载FOTA终端国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 目前存在的主要问题 |
| 1.3.1 数据传输时间长问题 |
| 1.3.2 数据传输安全问题 |
| 1.4 论文主要研究内容 |
| 1.4.1 研究思路 |
| 1.4.2 研究内容 |
| 1.5 本章小结 |
| 第2章 车载FOTA终端关键技术的研究 |
| 2.1 传输时间的分析与研究 |
| 2.1.1 差分算法的分析 |
| 2.1.2 Bsdiff算法的研究 |
| 2.2 传输安全的分析与研究 |
| 2.2.1 加密算法的分析 |
| 2.2.2 AES算法的研究 |
| 2.2.3 ECC算法的研究 |
| 2.3 本章小结 |
| 第3章 车载FOTA终端差分算法的设计与实现 |
| 3.1 车载FOTA终端系统架构 |
| 3.2 基于车载FOTA终端的算法优化 |
| 3.2.1 基于PC端的差分更新 |
| 3.2.2 优化Bsdiff算法原理 |
| 3.3 基于车载FOTA终端的优化Bsdiff算法应用 |
| 3.3.1 优化Bsdiff算法的业务流程设计 |
| 3.3.2 Bootloader程序设计 |
| 3.3.3 差分更新包传输协议 |
| 3.3.4 差分更新包数据解析 |
| 3.4 本章小结 |
| 第4章 车载FOTA终端加密算法的设计与实现 |
| 4.1 基于车载FOTA终端的算法优化 |
| 4.1.1 混合加密算法加密过程 |
| 4.1.2 混合加密算法解密过程 |
| 4.2 混合加密算法的仿真与分析 |
| 4.3 基于车载FOTA终端的混合加密算法应用 |
| 4.3.1 混合加密算法的业务流程设计 |
| 4.3.2 混合加密算法的报文帧格式 |
| 4.3.3 混合加密算法的密钥交互设计 |
| 4.4 本章小结 |
| 第5章 车载FOTA终端的验证与测试 |
| 5.1 车载FOTA终端系统台架搭建 |
| 5.1.1 车载FOTA终端系统设计 |
| 5.1.2 车载FOTA终端软硬件设计 |
| 5.1.3 ECU端软硬件设计 |
| 5.2 车载FOTA终端系统功能测试 |
| 5.2.1 系统基本功能测试 |
| 5.2.2 差分模块功能测试 |
| 5.2.3 混合加密模块功能测试 |
| 5.3 车载FOTA终端系统性能测试 |
| 5.3.1 系统基本性能测试 |
| 5.3.2 差分模块性能测试 |
| 5.3.3 混合加密模块性能测试 |
| 5.3.4 系统可靠性测试 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间从事的科研工作及取得的成果 |
（9）铁路安全通信协议RSSP-Ⅱ密钥管理机制改进的研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 引言 |
| 1.1 研究背景和意义 |
| 1.2 研究思路 |
| 1.3 研究现状 |
| 1.3.1 RSSP-Ⅱ协议的研究现状 |
| 1.3.2 区块链技术的研究现状 |
| 1.3.3 共识算法的研究现状 |
| 1.3.4 加密算法的研究现状 |
| 1.3.5 形式化分析方法的研究现状 |
| 1.4 论文的主要内容与架构 |
| 2 理论基础 |
| 2.1 椭圆曲线加密体制的基本原理 |
| 2.1.1 二进制域GF_2~m的概述 |
| 2.1.2 二进制域上的椭圆曲线 |
| 2.1.3 GF_2~m上的椭圆曲线密码体制 |
| 2.2 Raft共识算法的基本原理 |
| 2.3 基于行为时序逻辑的模型检测 |
| 2.3.1 基本概念 |
| 2.3.2 基本原理 |
| 2.4 本章小结 |
| 3 RSSP-Ⅱ协议密钥管理机制的改进方案 |
| 3.1 需求分析 |
| 3.2 引入椭圆曲线加密(ECC)机制 |
| 3.2.1 椭圆曲线参数的选取 |
| 3.2.2 椭圆曲线密钥对的管理 |
| 3.2.3 基于椭圆曲线密码体制的通信 |
| 3.3 引入区块链的分布式共识机制 |
| 3.3.1 验证密钥的生成 |
| 3.3.2 验证密钥的Raft共识 |
| 3.4 本章小结 |
| 4 改进方案的安全性分析 |
| 4.1 基于EN50159的定性分析 |
| 4.2 形式化分析 |
| 4.2.1 形式化分析的必要性 |
| 4.2.2 基于TLA对 KMAC共识方案的功能验证 |
| 4.2.3 基于TLA对 KMAC共识方案的安全性分析 |
| 4.3 本章小结 |
| 5 改进方案的实现与验证 |
| 5.1 实现方法的确定 |
| 5.2 椭圆曲线密码算法的硬件实现与验证 |
| 5.2.1 椭圆曲线E(GF_2~m)上点运算模块设计 |
| 5.2.2 GF_2~m域上运算模块的设计 |
| 5.2.3 Modelsim仿真 |
| 5.3 共识进程控制流程的设计 |
| 5.3.1 PS对PL侧模块的控制流程的设计 |
| 5.3.2 硬件平台的设计 |
| 5.3.3 共识进程控制流程的功能验证 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 图索引 |
| 表索引 |
| 作者简历及攻读硕士学位期间取得的研究成果 |
| 学位论文数据集 |
（10）多接口采编存储技术的研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文主要内容及章节安排 |
| 2 多接口采编存储装置总体方案设计 |
| 2.1 需求分析 |
| 2.2 方案设计原则 |
| 2.3 总体方案设计 |
| 2.4 本章小结 |
| 3 采编模块的设计与实现 |
| 3.1 1553B总线接口设计 |
| 3.1.1 1553B总线简介 |
| 3.1.2 1553B总线接口方案选择 |
| 3.1.3 1553B总线接口电路设计 |
| 3.1.4 BU-61580 初始化 |
| 3.1.5 消息传输流程 |
| 3.2 LVDS接口设计 |
| 3.2.1 LVDS原理简介 |
| 3.2.2 LVDS接口电路设计 |
| 3.2.3 LVDS接口逻辑设计 |
| 3.3 RS422 接口设计 |
| 3.3.1 RS422 原理简介 |
| 3.3.2 RS422 接口电路设计 |
| 3.3.3 RS422 接口逻辑设计 |
| 3.4 多接口数据混合编帧逻辑设计 |
| 3.4.1 设计思路 |
| 3.4.2 数据编帧处理 |
| 3.4.3 缓存容量分析 |
| 3.5 本章小结 |
| 4 存储模块的设计与实现 |
| 4.1 存储模块总体设计 |
| 4.2 存储芯片选型 |
| 4.3 双校验机制 |
| 4.4 存储芯片控制逻辑设计 |
| 4.4.1 无效块管理 |
| 4.4.2 FLASH读写操作 |
| 4.5 本章小结 |
| 5 性能测试及验证 |
| 5.1 测试平台与测试环境 |
| 5.2 测试过程与结果分析 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士期间发表的论文及所取得的研究成果 |
| 致谢 |
四、采用ECC命令方式处理故障一例（论文参考文献）
- [1]某高速数据记录器的设计与实现[D]. 王雨婷. 中北大学, 2021(01)
- [2]SRAM型FPGA的SEU容错技术研究[D]. 钟敏. 中国科学院大学(中国科学院光电技术研究所), 2021(08)
- [3]弹载数据记录仪的设计与实现[D]. 毛舒宇. 中北大学, 2021(09)
- [4]井周超声成像测井仪信号处理及发射驱动电路设计[D]. 刘豪. 电子科技大学, 2021(01)
- [5]基于SRAM型FPGA的抗辐照加固技术研究[D]. 韩涛. 大连理工大学, 2021(01)
- [6]SPI接口存储芯片测试系统的设计与实现[D]. 杜留根. 电子科技大学, 2021(01)
- [7]闪存错误时空特性感知的固态盘可靠性算法优化研究[D]. 王顺卓. 华中科技大学, 2020(01)
- [8]基于车载FOTA终端的数据传输方法分析与设计[D]. 殷杰. 重庆邮电大学, 2020(02)
- [9]铁路安全通信协议RSSP-Ⅱ密钥管理机制改进的研究[D]. 廉获珍. 北京交通大学, 2020(03)
- [10]多接口采编存储技术的研究与实现[D]. 张泽芳. 中北大学, 2020(09)