一、一种DSP+FPGA实时信号处理系统（论文文献综述）
孔伟奇[1]（2021）在《高速运动平台SAR/InSAR实时信号处理系统设计及实现》文中认为
高壮壮[2]（2021）在《无人机载雷达SAR/GMTI实时信号处理设计》文中指出
范璐[3]（2021）在《嵌入式系统的实时信号接口与处理技术研究》文中提出在复杂的信号检测环境中,采集到的实时信号夹杂着较强的背景噪声,信号的信噪比较低。实现这类微弱信号的实时处理和位置参数提取对系统的处理速度、存储带宽等都有很高的要求。针对微弱信号检测运算量存储量大时往往难以实时处理的问题,本文研究了多路高速率低信噪比信号的实时处理技术,构建FPGA处理平台,实现了信号时延与多普勒频率参数的实时提取。研究实现自动校幅校相模块校正多路信号的幅相偏差,提升了波束合成信号的信噪比;对合成后的连续信号进行DDR存储并分帧滑动读出,随后进行脉冲压缩处理,实现系统分辨率的提升并扩大了距离搜索范围;针对长时相参积累引起的距离走动的现象,研究了基于Radon-Fourier变换的长时相参积累算法与其硬件实现,进行并行1200个搜索通道的距离-速度二维搜索,实现信息提取;采用高速时钟处理,研究硬件串行结构,实现系统在一次积累时间中完成两路信号的处理,其中每路信号串行积累两次,将速度搜索范围扩大了1.5倍。研究实时处理过程中的接口实现,采用一种带内通信方法,实现板间传输通道带宽的高利用率传输和后级校验;设计高带宽乱序处理结果的并行DDR存储与串行读出,实现数据高速存储和数据顺序纠正。最后对系统的各个处理模块进行功能正确性仿真验证;对传输和存储模块进行板级效率验证,其中DDR的同时读写效率最高支持76%,板间传输通道带宽利用率达80%;构建FPGA平台对系统整体进行验证,验证系统单路信号搜索时延达102421)1)秒、多普勒频率搜索单元1200个。
刘欢[4]（2019）在《弹载MIMO雷达实时信号处理机研制》文中指出MIMO（Multi-Input Multi-Output）雷达与传统的相控阵雷达相比,在目标检测、参数估计、干扰抑制以及低截获等方面具有更为明显的优势。MIMO雷达因其体制的优越性能将成为下一代精确制导武器技术的研究热点,因此研制弹载MIMO雷达实时信号处理机具有重要的研究价值。本文完成的主要工作如下:1、采用异构可重构计算架构,设计了一种多板卡协同的高性能、低功耗、小型化弹载MIMO雷达实时信号处理机,包括12通道高速D/A信号产生板卡、12通道高速A/D信号采集预处理板卡、高性能FPGA+多核DSP并行处理板以及高传输带宽数据转接板,完成了12通道A/D和D/A高精度同步设计。2、针对多通道幅相一致性在线校准问题,研究了通道间同步误差来源,并通过建模仿真分析了通道间幅相不一致性对MIMO雷达信号处理算法的影响。同时依据窄带信号的幅相误差校准原理,完成了在线校准及补偿的软件设计与功能实现,提升了收发通道间的幅相一致性。3、依据弹载MIMO雷达的工作时序,构建了信号处理机与各弹载分机协同的程序框架,开发了雷达时序主控程序与信号处理底层BSP（Board Support Package）板级支持包,实现了MIMO雷达中频信号预处理功能,完成了信号处理机的硬件集成、调试与模拟环境下的功能验证。
陈瑞栋[5]（2019）在《基于多核DSP的半主动/主动复合雷达信号处理器设计》文中研究说明日趋复杂的战场目标环境使得单一寻的方式、单一波形的雷达无法满足精确制导的要求。半主动与主动复合体制的雷达同时具有半主动体制探测距离远、主动体制探测精度高等特点,逐渐成为精确制导技术的发展趋势。本论文以某半主动/主动复合雷达研制项目为背景,首先阐述了半主动/主动复合雷达系统的总体结构与分系统的任务划分,在半主动工作模式,采用HPRF-PD探照一体工作体制,设计了基于回波与直波的目标距离、速度和角度测量方法;在主动工作模式下,为了提高雷达的距离分辨力,设计了一种栅瓣抑制的宽带多阶频率步进线性调频信号作为雷达的探测波形,对探照一体HPRF-PD波形信号处理性能与主动模式工作波形的性能进行了仿真与性能验证,并阐述了雷达半主动/主动工作模式的切换设计。其次,基于多核DSP的半主动/主动雷达信号处理器设计与实现,介绍了信号处理器功能与框架设计,包括信号处理器硬件平台,DSP+FPGA架构的软件框架,多核DSP各核任务划分等。针对探照一体HPRF-PD模式,详细阐述了信号处理器主要功能模块的设计与实现,采用SRIO接口实现回波和直波的高速数据接收任务,采用核间通信、EDMA等方式实现多核实时信号处理的任务,采用EMIF、SRIO和SGMII等接口实现与分系统通信的任务。最后,使用实验室研制的雷达回波和直波信号模拟器搭建测试系统,验证雷达信号处理器功能。在探照一体HPRF-PD模式下,测试结果验证了高速数据接收的实时性,验证了直波和回波信号处理功能的正确性。
蒲鹤升[6]（2018）在《基于FPGA的FMCW地基SAR实时信号处理系统设计与实现》文中提出近年来,将FPGA作为雷达数字化处理技术的核心,已成为现代雷达技术的发展趋势,其易重构特性和丰富的IP核资源,外加优良的时钟管理模块、高速的并行流水结构以及灵活的综合布线能力,恰好迎合了现代雷达技术高精度、高质量、高实时性的要求。在众多种类的雷达中,基于调频连续波（FMCW）的地基SAR即边坡监测雷达是本文主要的研究对象,它就是利用地基天线在水平轨道上匀速运动,形成方位向合成孔径以获取目标区域的二维SAR图像,再通过天线多次往复重轨运动获取目标区域连续时间的二维SAR数据,这样就可连续监测目标区域的地质情况,以达到实时预警边坡滑坡灾害发生的现实目的。而边坡监测雷达的数字处理部分就是依靠FPGA+DSP的异构平台来实现地基SAR二维数据处理,FPGA在其中起到了数据采集传输和数据预处理的重要作用,但因其在距离向和方位向分别采用了针对FMCW的解线调频技术和全方位向时域聚焦成像的BP算法,虽然最终的雷达二维信息处理结果具有较高的信噪比和成像质量,但却存在系统整体数据传输量和计算量巨大,算法运行时间过长、效率较低的问题。为解决上诉问题,本文针对性设计了“基于FPGA的FMCW雷达实时信号处理系统”,它是利用以FPGA所组成的数字硬件来实现回波信号的实时处理操作。前期通过MATLAB做解线调频技术和BP算法的理论验证和成像处理;中期通过Xilinx ISE14.7开发平台中的RAM/ROM、Divider、FFT IP核来设计和实现实时处理软件系统,并与Modelsim 10.0联合仿真来测试算法移植后实时处理模块功能的完备性与正确性;后期通过雷达数字系统开发板与Chipscope软件的联合调试,在实际应用中验证实时处理能力。通过以上的研究方法,成功地实现以FMCW产生,AD动态调相采集控制,回波信号任意倍数相干积累、汉宁窗加窗滤波以及距离向压缩为主的实时数字信号处理操作。由多次实验证明,DA经直读法DDS可产生1.6GHz的调频连续波,而AD经动态调相后可采集完全相干的回波波形,此外更是实现了37.25ms内快速处理128帧16×2位48000点实时回波数据的任意倍数相干积累、汉宁窗加窗滤波以及距离向压缩计算,同时数据压缩率可达99.2%,而经汉宁窗加窗后,可使旁斑降低至-31.54dB。至此,本文所设计的基于FPGA的FMCW雷达实时信号处理系统成功减小了地基SAR系统中下位机的数据运算压力和传送压力,并在雷达回波数据到达DSP之前,完成了雷达回波信号的实时预处理工作。
周新淳[7]（2017）在《基于DSP+FPGA的实时信号采集系统设计与实现》文中提出为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。
刘子斌[8]（2017）在《无人机载SAR实时信号处理系统的设计与研究》文中研究表明无人机自诞生以来便得到各大军事强国的重视,合成孔径雷达（SAR）以其优越的特性成为无人机的重要侦查手段。当前,无人机工作的战场环境日益恶劣,战争持续时间短,战机稍纵即逝,这便对无人机载SAR实时信号处理系统的实时性和抗干扰性提出了更高的要求。在此背景下本文采用标准3U VPX架构,使用基于交换芯片的星形拓扑结构用于数据的灵活交互,设计了一款集成多个功能模块、通用性强、实时性高、可扩展的标准嵌入式并行无人机载SAR实时信号处理系统。本文首先介绍了无人机载SAR实时信号处理系统的研究背景和意义,分析了系统的整体需求,对于信号处理系统常用的高速串行总线PCI Express、SRIO、千兆以太网等进行了介绍,并对系统中用于背板通信的VPX总线标准进行说明,在此基础上提出了无人机载SAR实时信号处理系统的整体架构,详细介绍了系统中各个板间的互联关系。系统采用SRIO交换、PCIe交换、以太网交换实现各板卡灵活的数据传输,各板卡通过交换芯片组成星状拓扑结构。根据系统性能需求采用高性能DSP、FPGA作为处理节点,并根据板内和板间的互联关系选择合适的SRIO、PCIe和以太网交换芯片作为数据交互中心。然后对系统中各板卡的设计进行了详细说明,主要包括信号采集板、信号处理板、集成交换板和系统板,给出了各板卡的结构框图,对单板内部的连接关系、单板与系统其他板卡的互联关系进行介绍,根据单板上关键芯片的需求制定了相应的时钟和电源设计方案,并对相应的外围电路给出了相关设计。实现了无人机载SAR实时信号处理系统的模块化设计。最后,随着高速电路设计日益严峻的挑战,为了保证系统的各个板卡达到设定的性能,针对PCB设计中遇到的信号完整性、电源完整性和电磁干扰等问题,主要从关键器件、电源芯片和时钟芯片的布局、PCB层叠结构设计、电源地设计、PCB布线等方面进行详细介绍,给出了具体的设计规则,很好的规避了PCB设计中遇到的SI、PI、EMI问题,达到了设计标准,进而实现了无人机载SAR实时信号处理系统要求的实时性。
冯文鑫[9]（2017）在《基于FPGA+DSP的SAL实时信号处理研究》文中认为合成孔径雷达（Synthetic Aperture Radar,SAR）利用合成孔径原理和脉冲压缩技术对远距离目标进行成像,相比真实孔径雷达获得了更高的空间分辨率。相对于SAR采用微波波段探测目标,合成孔径激光雷达（Synthetic Aperture Ladar,SAL）采用波长更短的光波波段探测目标,从而可实现更高分辨率,因此SAL被越来越广泛地应用于军事和民用的各个领域中。而实时信号处理技术是雷达在工程实现中的关键环节。本文在此背景下,在国家重大专项《××××成像算法和大气影响研究》和《合成孔径激光雷达技术研究》项目支持下,开展了机载SAL高性能实时信号处理板卡的设计与算法实现的研究。本文主要工作总结如下:1.阐述了SAR的成像原理,该原理同样适用于SAL,并在此基础上对成像算法——距离-多普勒（简称R-D）算法进行了描述。由于本项目中SAL采用振镜扫描提供二次相位的方式产生信号,而振镜扫描非线性,在成像过程中直接采用R-D算法距离脉压无法完成,所以本项目采用了插值算法对回波数据先行处理。因此,阐述了插值算法的概念并提出了适用于本SAL信号处理板卡的成像算法。2.分析比较了当前较为成熟并可应用在SAL中的硬件器件,并根据本项目中SAL的性能要求选择了基于FPGA+DSP搭建信号处理板卡的硬件设计架构。进而论述了信号处理板卡的硬件设计过程,其中首先阐述了核心芯片的选型过程并重点论述了FPGA与DSP间及DSP与上位机间通信接口模块的设计,两个模块分别采用了SRIO和千兆以太网接口,其传输速率分别可达到6.25Gpbs和200Mbps;之后详细论述了FPGA和DSP的外围设备设计及配置加载;最后给出了本SAL信号处理板卡的实物设计结果。3.详细论述了成像算法在信号处理板卡中的任务分配及软件实现过程。任务分配中FPGA负责实现距离向数据的插值和脉压处理以及方位向数据的匹配滤波处理,DSP负责实现数据矩阵的转置处理。将仿真数据导入板卡,经处理最终得到的成像结果可通过千兆以太网传送至上位机进行显示。通过与MATLAB算法仿真所得图像的对比,验证了成像算法在信号处理板卡中实现的可行性。计算各功能模块的处理耗时,经分析可知板卡满足项目中SAL的实时性要求。本文完成了基于FPGA+DSP的SAL实时信号处理板卡的硬件设计和算法实现等方面的工作。本信号处理板卡具有极强的数据处理能力,能够满足项目中SAL的性能要求,具有一定的工程应用价值。
高飞[10]（2016）在《宽带雷达信号采集与处理技术研究》文中研究说明宽带雷达信号采集与处理技术是宽带成像雷达和电子侦察领域内重要研究方向,针对某预研装备需求,本文基于已有硬件平台,开发设计了高速信号采集模块,实现了宽带信号采样并对采样结果进行了分析;开发设计了实时信号处理模块,实现了高速大容量数据缓存与传输等功能。论文的研究内容和成果如下:1)分析总结了国内外宽带雷达信号采集与处理研究现状,提出满足项目需求的技术方案,对宽带雷达信号采集与处理相关理论、技术进行分析,最后结合任务需求提出了一种采集与处理系统总体方案。该系统主要由高速数据采集模块和实时信号处理模块组成,模块间通过SRIO新型高速总线进行互连。2)针对高速信号采集任务需求,开发设计了高速信号采集模块。在介绍已有高速采集模块硬件电路的基础上,配置了模块工作电源、时钟。通过分析EV10AQ190A在不同工作模式下采样数据输出顺序,利用FPGA内部高级逻辑资源ISERDES1和IODELAY1,结合区域时钟资源,对高速源同步采样信号进行串并转换逻辑设计,实现了输出输出数据顺序的调整。最后在单通道工作模式下,测试了采样信号经过1:4串并转换和数据顺序调整后的输出结果,开展了高速采样模块性能分析。3)针对实时处理任务需求,开发设计了实时信号处理模块。在介绍实时信号处理模块硬件电路基础上。通过开发多输出时钟管理芯片AD9516-3和单片机CY7C68053,完成了模块所需时钟的输出;通过配置数控开关电源UCD9244+UCD7242,实现了DSP内核电压的实时调节,降低了DSP功耗;分析并实现了双DSP BOOT过程。设计实现了FPGA与DDR3 SDRAM之间的高速大容量数据缓存。基于高速串行总线SRIO,设计实现了模块内部芯片间的通信和模块板卡之间的互连和扩展,为在宽带雷达信号采集与处理硬件平台上实现具体的信号采样和处理任务奠定了基础。
二、一种DSP+FPGA实时信号处理系统（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、一种DSP+FPGA实时信号处理系统（论文提纲范文）
（3）嵌入式系统的实时信号接口与处理技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 文章主要内容与组织结构 |
| 2 论文相关技术介绍 |
| 2.1 信号相关的基本概念 |
| 2.1.1 相关系数 |
| 2.1.2 相关在信号检测中的运用 |
| 2.1.3 相关与卷积的关系 |
| 2.2 微弱目标相参积累原理 |
| 2.2.1 脉冲压缩 |
| 2.2.2 基于Radon-Fourier变换的长时相参积累原理 |
| 2.2.3 脉冲相参积累指标 |
| 2.3 硬件设计实现相关知识 |
| 2.3.1 AXI协议 |
| 2.3.2 PCIe协议 |
| 2.3.3 高速收发器 |
| 2.4 本章小结 |
| 3 实时信号接口与处理系统研究与实现 |
| 3.1 系统总体概述 |
| 3.2 微弱信号预处理模块研究实现 |
| 3.2.1 校幅校相模块 |
| 3.2.2 波束合成模块 |
| 3.2.3 数据组包发送与接收 |
| 3.3 微弱信号滑动相关研究实现 |
| 3.3.1 先验下变频与滑动取数模块 |
| 3.3.2 滑动下变频模块 |
| 3.3.3 相关模块 |
| 3.4 微弱信号长时相参积累模块研究实现 |
| 3.4.1 自动增益控制 |
| 3.4.2 地址与补相参数计算 |
| 3.4.3 长时积累 |
| 3.5 信号处理结果存储与上传模块研究实现 |
| 3.5.1 并行数据组包模块 |
| 3.5.2 数据DDR分区存储模块 |
| 3.5.3 FPGA与主机交互模块 |
| 3.6 本章小结 |
| 4 系统仿真验证与测试分析 |
| 4.1 信号处理模块逻辑仿真验证 |
| 4.1.1 信号预处理模块逻辑仿真 |
| 4.1.2 滑动下变频模块 |
| 4.1.3 长时积累逻辑仿真 |
| 4.2 信号接口模块功能与性能验证 |
| 4.2.1 DDR模块验证 |
| 4.2.2 板间数据传输验证 |
| 4.3 总体验证 |
| 4.4 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 作者简历 |
（4）弹载MIMO雷达实时信号处理机研制（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 MIMO雷达技术的发展历史及现状 |
| 1.3 弹载MIMO雷达技术的发展现状和趋势 |
| 1.4 论文内容安排 |
| 第二章 弹载MIMO雷达实时信号处理系统硬件平台设计 |
| 2.1 弹载MIMO雷达信号处理系统指标分析 |
| 2.2 弹载MIMO雷达信号处理系统硬件平台规划 |
| 2.3 本章小结 |
| 第三章 弹载MIMO雷达信号处理机的硬件设计 |
| 3.1 硬件系统整体设计 |
| 3.1.1 硬件系统功能概述 |
| 3.1.2 主控FPGA芯片选型 |
| 3.2 信号处理机结构设计 |
| 3.2.1 板卡叠层设计 |
| 3.2.2 外型结构设计 |
| 3.3 多通道高速D/A信号产生板设计 |
| 3.4 多通道高速A/D信号采集预处理板设计 |
| 3.5 高性能FPGA+多核DSP并行处理板设计 |
| 3.6 高传输带宽数据转接板设计 |
| 3.7 信号处理机的电源设计 |
| 3.8 信号处理机的时钟设计 |
| 3.9 信号处理机的硬件实物展示 |
| 3.10 本章小结 |
| 第四章 多通道幅相一致性误差分析与校准 |
| 4.1 引言 |
| 4.2 多通道幅相一致性误差分析 |
| 4.2.1 多通道幅相一致性误差模型 |
| 4.2.2 多通道幅相一致性误差模型仿真 |
| 4.2.3 幅相误差对DBF/DOA的影响仿真 |
| 4.3 多通道幅相一致性误差校准 |
| 4.3.1 多通道幅相误差校准原理 |
| 4.3.2 幅相误差校准对DBF/DOA的影响仿真 |
| 4.3.3 通道幅相误差校准的实例仿真 |
| 4.3.4 接收通道幅相误差在线校准设计 |
| 4.3.5 发射通道幅相误差在线校准设计 |
| 4.4 多通道幅相一致性测试与分析 |
| 4.4.1 接收通道幅相一致性测试与分析 |
| 4.4.2 发射通道幅相一致性测试与分析 |
| 4.5 本章小结 |
| 第五章 弹载MIMO雷达信号处理机的底层软件设计 |
| 5.1 MIMO信号高精度同步发射设计 |
| 5.1.1 MIMO正交波形设计 |
| 5.1.2 高精度同步发射的FPGA实现 |
| 5.2 MIMO信号高精度同步采集设计 |
| 5.2.1 多片ADC同步采样设计 |
| 5.2.2 高精度同步采集的FPGA实现 |
| 5.3 雷达中频信号预处理设计 |
| 5.3.2 数字下变频的FPGA实现 |
| 5.3.3 脉冲压缩处理的FPGA实现 |
| 5.4 MIMO雷达主控程序的FPGA实现 |
| 5.5 本章小结 |
| 第六章 弹载MIMO雷达信号处理系统实验及分析 |
| 6.1 信号处理机硬件有效性实验 |
| 6.1.1 各功能板卡DDR3读写测试 |
| 6.1.2 FPGA与DSP通信测试 |
| 6.1.3 板间高速互联测试 |
| 6.1.4 电气接口测试 |
| 6.2 DA/AD性能参数实验 |
| 6.2.1 DAC信号带宽测试 |
| 6.2.2 DAC无杂散动态范围测试 |
| 6.2.3 DAC输出功率测试 |
| 6.2.4 ADC有效位数测试 |
| 6.3 MIMO多波形正交性实验 |
| 6.4 上位机指控实验 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 7.1 本文总结 |
| 7.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）基于多核DSP的半主动/主动复合雷达信号处理器设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 论文的研究背景及意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 本文的主要内容与结构 |
| 2 半主动/主动雷达信号处理设计 |
| 2.0 系统结构与分系统任务划分 |
| 2.1 HPRF-PD探照一体工作模式设计 |
| 2.1.1 HPRF-PD探照一体模式空间坐标系 |
| 2.1.2 HPRF-PD探照一体模式直波与回波建模 |
| 2.1.3 HPRF-PD探照一体模式距离测量原理 |
| 2.1.4 HPRF-PD探照一体模式速度测量原理 |
| 2.1.5 HPRF-PD探照一体模式角度测量与跟踪原理 |
| 2.2 多阶频率步进线性调频工作模式设计 |
| 2.2.1 多阶频率步进线性调频信号建模 |
| 2.2.2 栅瓣抑制的MS-SFLFM信号波形设计 |
| 2.2.3 栅瓣抑制的MS-SFLFM信号波形仿真 |
| 2.3 半主动/主动雷达模式切换设计 |
| 2.4 本章小结 |
| 3 基于多核DSP的半主动/主动雷达信号处理器实现 |
| 3.1 半主动/主动雷达信号处理功能与框架设计 |
| 3.1.1 雷达信号处理器硬件平台介绍 |
| 3.1.2 雷达信号处理器软件框架 |
| 3.1.3 系统工作流程介绍 |
| 3.1.4 DSP多核任务划分 |
| 3.2 高速数据传输模块实现 |
| 3.2.1 信号处理器数据吞吐率要求 |
| 3.2.2 高速数据接口SRIO调试 |
| 3.2.3 信号处理器数据帧格式 |
| 3.2.4 信号处理器高速数据传输模块具体实现 |
| 3.3 实时信号处理模块实现 |
| 3.3.1 实时信号处理模块工作流程 |
| 3.3.2 距离测量模块实现 |
| 3.3.3 速度测量模块实现 |
| 3.3.4 角度测量与跟踪模块实现 |
| 3.4 指令通信模块实现 |
| 3.4.1 总控通信模块实现 |
| 3.4.2 信号处理器FPGA通信模块实现 |
| 3.4.3 频综通信模块实现 |
| 3.5 本章小结 |
| 4 信号处理调试结果与分析 |
| 4.1 雷达信号处理器测试系统 |
| 4.2 宽带数据接收调试 |
| 4.3 直波和回波信号处理调试 |
| 5 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（6）基于FPGA的FMCW地基SAR实时信号处理系统设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外雷达实时处理现状及发展趋势 |
| 1.3 本文主要工作及章节安排 |
| 2 地基SAR成像处理及系统架构 |
| 2.1 引言 |
| 2.2 距离向高分辨 |
| 2.2.1 FMCW信号模型 |
| 2.2.2 匹配滤波 |
| 2.2.3 解线频调 |
| 2.2.4 加窗处理 |
| 2.3 方位向高分辨 |
| 2.3.1 合成孔径原理 |
| 2.3.2 BP成像方法 |
| 2.3.3 SAR成像处理 |
| 2.4 边坡监测雷达系统 |
| 2.4.1 系统硬件架构 |
| 2.4.2 系统工作流程及任务分配 |
| 2.4.3 FPGA实时处理需求分析 |
| 2.5 小结 |
| 3 FPGA实时预处理 |
| 3.1 引言 |
| 3.2 FPGA系统顶层及软件工作流程 |
| 3.2.1 系统顶层设计 |
| 3.2.2 软件工作流程 |
| 3.3 实时处理模块 |
| 3.3.1 实时处理顶层及子模块调度 |
| 3.3.2 相干积累子模块 |
| 3.3.3 加窗滤波子模块 |
| 3.3.4 Dechirping处理子模块 |
| 3.4 小结 |
| 4 实时处理系统调试及验证 |
| 4.1 引言 |
| 4.2 实时处理系统硬件平台 |
| 4.3 实时处理系统性能实验评估 |
| 4.3.1 可行性仿真验证 |
| 4.3.2 系统性能实验评估 |
| 4.3.3 实时处理中的关键控制时序 |
| 4.4 小结 |
| 5 结束语 |
| 5.1 论文工作总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读学位期间发表论文宇研究成果清单 |
| 致谢 |
（7）基于DSP+FPGA的实时信号采集系统设计与实现（论文提纲范文）
| 0 引言 |
| 1 系统总体设计描述与功能指标分析 |
| 1.1 系统总体设计构架 |
| 1.2 系统的功能模块化描述和技术指标分析 |
| 2 系统设计与实现 |
| 2.1 系统硬件设计原理分析与器件选择 |
| 2.2 PCI总线接口设计 |
| 2.3 时钟电路设计 |
| 2.4 复位电路设计 |
| 2.5 模拟信号处理电路设计 |
| 3 系统软件平台开发及仿真调试分析 |
| 4 结束语 |
（8）无人机载SAR实时信号处理系统的设计与研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 论文工作及章节安排 |
| 第二章 无人机载SAR实时信号处理系统设计 |
| 2.1 引言 |
| 2.2 系统总体需求 |
| 2.3 系统高速互联技术分析 |
| 2.4 VPX总线标准分析 |
| 2.5 系统架构及互联关系 |
| 2.6 关键芯片选型 |
| 2.6.1 DSP选型 |
| 2.6.2 FPGA选型 |
| 2.6.3 交换芯片选型 |
| 2.7 本章小结 |
| 第三章 无人机载SAR实时信号处理系统板卡设计 |
| 3.1 引言 |
| 3.2 信号采集板 |
| 3.2.1 主要参数 |
| 3.2.2 信号采集板结构框图 |
| 3.2.3 FPGA简介及相关设计 |
| 3.2.4 ADC简介及相关设计 |
| 3.2.5 TMS320C6678简介及相关设计 |
| 3.2.6 信号采集板的时钟设计 |
| 3.2.7 信号采集板的电源设计 |
| 3.3 信号处理板 |
| 3.3.1 主要参数 |
| 3.3.2 处理板结构框图 |
| 3.3.3 信号处理板DSP设计 |
| 3.3.4 Spartan-6 简介及相关设计 |
| 3.3.5 SRIO交换简介及相关设计 |
| 3.3.6 以太网交换简介及相关设计 |
| 3.3.7 信号处理板的时钟设计 |
| 3.3.8 信号处理板的电源设计 |
| 3.4 交换板 |
| 3.4.1 主要参数 |
| 3.4.2 交换板结构框图 |
| 3.4.3 交换板FPGA简介及相关设计 |
| 3.4.4 DSP和以太网交换相关设计 |
| 3.4.5 交换板的时钟设计 |
| 3.4.6 交换板的电源设计 |
| 3.5 系统板 |
| 3.5.1 主要参数 |
| 3.5.2 系统板结构框图 |
| 3.5.3 PowerPC 8640D简介及相关设计 |
| 3.5.4 PCIe Switch简介及相关设计 |
| 3.5.5 系统板时钟设计 |
| 3.5.6 系统板电源设计 |
| 3.6 本章总结 |
| 第四章 高速电路设计 |
| 4.1 引言 |
| 4.2 高速电路设计的理论基础 |
| 4.2.1 高速的定义 |
| 4.2.2 高速电路中电容、电感作用 |
| 4.2.3 高速电路的时钟设计 |
| 4.2.4 高速电路的电源设计 |
| 4.3 高速电路PCB设计及其SI、PI、EMC设计 |
| 4.3.1 高速电路PCB布局 |
| 4.4 高速电路PCB层叠结构设计 |
| 4.5 电源和地的设计 |
| 4.6 高速电路PCB布线 |
| 第五章 总结与展望 |
| 5.1 论文工作总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（9）基于FPGA+DSP的SAL实时信号处理研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 论文研究背景 |
| 1.1.1 合成孔径雷达发展及现状 |
| 1.1.2 合成孔径激光雷达发展及现状 |
| 1.1.3 雷达实时信号处理 |
| 1.2 论文主要内容 |
| 第二章 成像算法 |
| 2.1 引言 |
| 2.2 成像原理 |
| 2.2.1 距离向分辨率 |
| 2.2.2 方位向分辨率 |
| 2.2.3 成像过程 |
| 2.3 匹配滤波与解线频调 |
| 2.3.1 匹配滤波 |
| 2.3.2 解线频调 |
| 2.4 R-D算法 |
| 2.4.1 距离徙动 |
| 2.4.2 距离-多普勒算法 |
| 2.5 插值算法 |
| 2.6 应用于本项目中的成像算法 |
| 第三章 SAL实时信号处理系统硬件设计 |
| 3.1 引言 |
| 3.2 信号处理系统的硬件选择 |
| 3.3 系统硬件架构 |
| 3.4 信号处理板卡核心芯片选型 |
| 3.4.1 FPGA选型 |
| 3.4.2 DSP选型 |
| 3.4.3 存储器件选型 |
| 3.5 高速接口设计 |
| 3.5.1 SERDES（串行器/解串器）技术 |
| 3.5.2 串行Rapid IO接口设计 |
| 3.5.3 FPGA中SRIO的配置 |
| 3.5.4 DSP中SRIO的配置 |
| 3.5.5 芯片间SRIO互联设计 |
| 3.5.6 以太网接口设计 |
| 3.6 FPGA和DSP的外围设备设计及配置 |
| 3.6.1 FPGA与DDR3的连接 |
| 3.6.2 FPGA的配置加载 |
| 3.6.3 DSP的外围电路设计 |
| 3.6.4 DSP的配置加载（SPI Boot Loader） |
| 3.7 硬件设计结果 |
| 第四章 SAL实时成像算法实现 |
| 4.1 引言 |
| 4.2 FPGA的算法处理 |
| 4.2.1 插值处理 |
| 4.2.2 方位向匹配滤波 |
| 4.3 DSP的转置处理 |
| 4.4 MATLAB仿真与板卡处理对比 |
| 4.5 板卡实时性分析 |
| 第五章 总结与展望 |
| 5.1 本文工作总结 |
| 5.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）宽带雷达信号采集与处理技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外发展及研究现状 |
| 1.3 论文主要内容以及结构安排 |
| 第二章 宽带雷达信号采集与处理系统简介 |
| 2.1 信号采集基本理论 |
| 2.2 宽带雷达信号采集与处理系统方案 |
| 2.2.1 关键芯片介绍 |
| 2.2.2 系统结构框图 |
| 2.3 系统高速互连 |
| 2.4 本章小结 |
| 第三章 高速信号采集模块开发设计 |
| 3.1 高速信号采集模块电路结构 |
| 3.2 工作模式配置与分析 |
| 3.3 采样数据降速逻辑设计与实现 |
| 3.3.1 区域时钟资源 |
| 3.3.2 SelectIO逻辑资源 |
| 3.3.3 1:4串并转换 |
| 3.3.4 采样数据的输出顺序及调整 |
| 3.4 高速信号采集模块测试 |
| 3.5 本章小结 |
| 第四章 实时信号处理模块开发设计 |
| 4.1 实时信号处理模块电路结构 |
| 4.2 基础电路配置 |
| 4.3 高速大容量数据缓存 |
| 4.3.1 缓存芯片简介 |
| 4.3.2 DDR3SDRAM控制器用户接口设计 |
| 4.3.3 DDR3SDRAM读写测试 |
| 4.4 数据传输与系统互连 |
| 4.4.1 RapidIO高速互连技术 |
| 4.4.2 RapidIO高速互连实现 |
| 4.4.3 数据传输接口性能测试 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
四、一种DSP+FPGA实时信号处理系统（论文参考文献）
- [1]高速运动平台SAR/InSAR实时信号处理系统设计及实现[D]. 孔伟奇. 西安电子科技大学, 2021
- [2]无人机载雷达SAR/GMTI实时信号处理设计[D]. 高壮壮. 西安电子科技大学, 2021
- [3]嵌入式系统的实时信号接口与处理技术研究[D]. 范璐. 浙江大学, 2021(01)
- [4]弹载MIMO雷达实时信号处理机研制[D]. 刘欢. 西安电子科技大学, 2019(02)
- [5]基于多核DSP的半主动/主动复合雷达信号处理器设计[D]. 陈瑞栋. 南京理工大学, 2019(06)
- [6]基于FPGA的FMCW地基SAR实时信号处理系统设计与实现[D]. 蒲鹤升. 重庆三峡学院, 2018(03)
- [7]基于DSP+FPGA的实时信号采集系统设计与实现[J]. 周新淳. 计算机测量与控制, 2017(08)
- [8]无人机载SAR实时信号处理系统的设计与研究[D]. 刘子斌. 西安电子科技大学, 2017(04)
- [9]基于FPGA+DSP的SAL实时信号处理研究[D]. 冯文鑫. 西安电子科技大学, 2017(04)
- [10]宽带雷达信号采集与处理技术研究[D]. 高飞. 国防科学技术大学, 2016(01)