一、基于CPLD的ADSP21060与SDRAM接口设计（论文文献综述）
姜立志[1]（2015）在《水声目标模拟器信号处理平台的设计与实现》文中进行了进一步梳理水声目标模拟器是通过计算机系统对水声信号进行建模,以电子模拟方式实现舰船或航行体的声学反射特性和噪声特性,然后在计算机或其它设备上实时模拟水声目标回波。随着电子技术的发展,以传感器和微机技术为基础,以DSP、计算机软件为核心的信息探测与控制系统已具有感知、思维、推理、学习判断、控制决策执行的能力。这就对目标模拟器提出了更高的要求。信号处理平台作为水声目标模拟器的核心,其性能的优劣直接影响目标模拟器的效果。因此,需要一款高性能、高可靠性的信号处理平台。本文以科研项目为依托,设计了一款水声目标模拟器信号处理平台。该平台基于DSP+FPGA结构,这一类构架有许多优点。从运算能力与控制能力上来说,DSP作为整个信号处理平台运算的核心,而逻辑控制部分是以FPGA作为核心,负责各个器件以及子平台之间的数据交换与信号交流。此外,FPGA具有很强的运算处理能力,可以承担DSP不擅长的运算处理。平台选用了两片高性能信号处理芯片ADSP-TS101为计算核心和两片FPGA芯片作为接口控制和逻辑控制核心。具备4路A/D接口和4路D/A接口同时还有2路外部链路接口,除此之外还具有CPCI高速数据传输接口。保证了信号处理平台的数据处理能力和传输能力,能够满足水声目标模拟器要求。在高速硬件设计中,针对信号完整性设计提出了相应的设计规范以及噪声的抑制方法。同时结合本信号处理平台PCB设计,利用HyperLynx仿真软件对PCB进行优化设计,有效降低了自噪声,提高了平台的稳定性和抗干扰能力。本信号处理平台的实现即可以满足该项目的工程要求,又可作为通用信号处理平台应用到其它相关领域项目。
侯娟[2]（2012）在《双通道高压输电线路电磁辐射测量系统设计与实现》文中研究说明随着科学技术的进步,高压输电线路电磁辐射对环境的影响不断引起人们的关注。精确的无线电干扰测量成为电磁辐射评价中的一个重要方面,但在测量过程中,往往出现背景噪声高于国家标准的情况。产生这种现象的原因主要是由于同频干扰的影响,为了去除背景噪声中的同频干扰,可以采用基于LMS的自适应抵消技术。为了克服单通道测量系统的时间不同步,本文提出了采用双通道测量系统的方法。该系统由三个部分组成,包括测量天线、双通道测量接收机和PC机。在被测设备的前方一定距离处及十倍该距离处放置两根天线,其一天线接收被测设备和背景噪声的混合信号,另一天线用于接收背景噪声信号,并采用自适应滤波器对背景噪声滤波,使之在最小均方误差意义下最接近被测设备的背景噪声,从而利用减法器将被测设备的背景噪声抵消。每个通道由接收模块、信号采集、数据处理和数据传输四个部分组成。其中时钟同步由AD9548芯片实现,高频放大、混频和中频放大由单片调幅收音机集成芯片（D3839A）实现,双通道数据同步采集和处理可由单片DSP芯片ADSP21992实现,采集到的数据也可以通过USB接口传给计算机处理。本文主要介绍了系统原理,各模块电路的设计以及接口的通信协议。同时介绍了系统各个模块的仿真、调试,包括同步采样时钟AD9548的调试,DSP的调试,FPGA的调试,对于比较关键的接口部分,文中均给出了相应的波形仿真及其说明。本设计实现了数据采集、信号处理和数据传输的任务,可完成高压输电线路电磁辐射测量的工作。
张毕标[3]（2011）在《基于多发单收的外辐射源雷达目标检测及其实现技术》文中研究表明本文首先介绍了基于多发单收的外辐射源雷达信号处理子系统中数字信号处理芯片ADSP-TS101的结构性能以及利用ADSP-TS101构建的通用并行处理系统,并基于以ADSP-TS101为核心芯片的通用信号处理板给出了整个高速通用实时信号处理子系统的结构。然后分别介绍了外辐射源雷达系统中数字下变频、自适应杂波对消和脉冲压缩等模块的基本原理。最后结合通用硬件平台重点说明了各模块软件算法的设计过程及实现方案,并讨论了如何利用FPDP总线实现快速、稳定和可靠的分发多站多通道数据,以解决系统中数据传输瓶颈从而保证处理的实时性。
穆翊[4]（2011）在《面向状态监控的嵌入式视觉系统的研究》文中研究指明随着科技的进步和需求的发展,视觉监控系统正在向着智能化、网络化、高速度、高精度的方向发展。在现代工业中,对生产线上产品的各种状态信息进行监控时,人工操作或以工控机为核心的视觉监控系统已逐渐不能满足监控的要求。本文针对传统视觉监控系统中效率低、设备集成度低等问题,提出了一种与嵌入式系统相结合的视觉系统,通过对产品外观颜色、形状等状态信息的采集、处理,并输出相应的控制信号,从而达到对产品状态信息监控的目的。本文在综合考虑各类型嵌入式系统的应用特点后,确定了系统的总体方案。系统主要由硬件及软件两部分组成。通过硬件部分实现对工作过程中数据的存储和运算,软件部分负责完成对程序的编译和算法的实现。通过对几款DSP芯片性能的分析比较,本系统并采用高性能的TI公司的TMS320DM642芯片作为核心芯片。硬件部分的搭建以最小系统为原则。系统以DM642为核心处理器,在满足视觉系统的处理要求以及各接口的匹配要求的基础上,完成了对视频编、解码器,外部存储器,输出串口,仿真接口和电源部分芯片的选型及其接口电路的设计,并绘制了各芯片的接口电路图。在硬件部分搭建完成的基础上,本文完成了对嵌入式视觉系统软件部分的分析。系统以CCS为开发环境,在DSP/BIOS操作系统下,实现了对各部分初始化程序的编译,并针对软件开发过程中的问题提出了解决方法。为了实现嵌入式视觉系统对物体状态信息的监控,本文通过两个具有普适意义的实验对其进行验证:基于产品外观颜色信息的识别和基于产品形状信息的检测。实验结果表明,本嵌入式视觉系统可以快速、准确的对物体的外部状态信进行监控。
张青林[5]（2010）在《机器视觉高速图像处理平台中关键技术的研究》文中进行了进一步梳理机器视觉就是使用机器来模拟人类视觉的功能,对图像进行测量和判断。它是实现仪器设备精密控制、智能化、自动化的有效途径。使用机器视觉可以完成很多人类无法完成的任务,同时有助于提高产品质量,提高生产效率。据国际权威统计资料显示,2007年全球机器视觉市场总量约为90亿美元,并且以每年10.9%左右的速度迅速增长,到2012年将超过150亿美元。说明机器视觉系统的研究具有重大意义以及广阔的市场前景,而高速以及一体化、个性化是机器视觉系统的发展方向,就需要有一款嵌入式通用高速图像采集处理硬件平台来适应机器视觉的发展。目前国内的机器视觉厂商主要还是以代理国外的产品为主,包括其中的硬件产品,特别是针对高端应用的高速高分辨率应用的硬件。国内的机器视觉厂商也意识到需要发展自己的产品,而且也有一些研究机构对图像处理的硬件进行研究,但是主要还是在低端应用。因此本文针对机器视觉系统中的高速图像采集处理硬件平台进行研究,设计出一款基于FPGA+DSP的嵌入式通用高速图像采集处理硬件平台（Embedded General High-speed Image Acquisition and Processing Platform, EGHIAPP）,并就其中的高速图像采集、压缩以及存储通用关键问题进行研究。论文研究的主要内容如下：1、根据机器视觉的发展方向,提出了在机器视觉应用中的高速图像处理平台需要具备的功能,并就此功能设计完成了基于FPGA+DSP的通用高速图像处理的硬件平台。2、针对EGHIAPP上的Camera Link和GigE相机的图像采集问题进行研究,对两种接口相机的图像数据采集的详细工程实现以及其中的难点进行了设计,最后分别针对两种典型的相机MC1362以及piA2400实现高速图像采集。3、针对实时采集的高速图像的JPEG压缩问题进行了研究,解决高速压缩中的速度问题以及传统方案中的需要大容量缓冲问题,并对多路并行压缩方法进行研究,实现单FPGA芯片对piA2400的500万像素高分辨率彩色图像以及MC1362的500帧／秒超高速灰度图像的JPEG实时压缩。4、针对图像的实时大容量存储问题进行研究,使用FPGA实现SATA硬盘的数据读写功能,对影响硬盘速度的原因进行分析,采用了硬盘扇区直接顺序读写的方式提高硬盘的存储速度。并对多路硬盘的并行存储技术进行研究,以两路硬盘存储为例,给出并行存储的方案。5、采用EGHIAPP完成了机器视觉系统中的两个典型应用,说明本平台具有良好的通用性。并且其中一个已经量产,成功的应用于实际产品,取得了良好的经济和社会效益。
杨洁,李双田[6]（2010）在《基于ARM+DSP的数字搓盘机的设计与实现》文中进行了进一步梳理设计并实现了一款基于ARM和DSP的数字搓盘机。该数字搓盘机不但实现了传统模拟搓盘机的各项功能,而且增加模拟搓盘机无法实现的变速不变调等功能。该数字搓盘机支持CD/CD-R/CD-RW光盘、USB闪存盘等存储设备,支持CD-DA,MP3,AAC,WMA,WAV等多种音乐格式.完全满足了DJ（Discjockey,可理解为搓动唱片的音乐人）的操作需要。
孙睿[7]（2009）在《视频图像处理实验平台研制》文中进行了进一步梳理目前,图像处理算法大多是通过普通的PC机仿真实现的,无法考量算法的实时性和实际应用效果。因此,研制一套集图像采集、图像处理、图像存储、图像回放于一体的通用视频图像处理平台,具有重要的应用价值。课题围绕通用视频图像处理实验平台的实现进行研究,其主要工作如下:1、分析了图像处理系统设计的一般方法,论述了基于FPGA+DSP结构的图像处理系统的优点,根据通用图像处理平台的实际需求,提出了一种基于PCI总线的通用图像处理实验平台的总体设计方案。2、详细描述了通用图像处理平台的硬件设计。根据总体方案,进行了DSP、FPGA、视频A/D、视频D/A、RAM等器件选型;根据图像系统元器件供电要求,设计了平台电源;根据系统要求,设计了DSP外围电路及接口电路;根据FPGA功能要求,设计了FPGA内部逻辑模块,如视频图像预处理模块、双口RAM缓存模块。在双口RAM缓存模块的设计过程中,引用乒乓缓存技术,有效的避免了读写操作的冲突。3、系统地介绍了通用图像处理实验平台中TMS320DM642的固化程序设计,包括DSP系统初始化、EMIF控制寄存器配置、视频端口配置、I2C模块配置、EDMA控制寄存器配置等,在此过程中,秉承模块化的设计思想,增强了系统的可继承性和可移植性。4、介绍了视频图像处理实验平台的调试过程,包括系统初始化调试,视频输入输出通道调试、SDRAM缓存图像的调试以及I2C总线调试。实验室运行结果表明,系统成功地实现了视频信号的采集、处理、存储、回放,为图像处理算法的实现提供了一个高性能的硬件平台。
王文卿[8]（2009）在《现代雷达信号处理技术及实现》文中研究表明本文主要研究现代雷达信号处理技术以及具体实现。先后介绍了数字脉冲压缩、MTD、恒虚警检测（CFAR）等现代雷达技术,并结合实际项目对这些算法进行了系统的介绍和仿真。本系统通过脉冲压缩解决雷达作用距离和距离分辨力之间的矛盾,通过MTD来探测动目标,最后通过恒虚警（CFAR）来实现整个系统对目标的检测。接下来介绍了一种基于高速通用数字信号处理器ADSP-TS101S的通用信号处理板,阐述了系统中DSP和FPGA的使用方法,指出了工程设计和实践中应注意的问题,并对系统的性能进行了分析,最后介绍了系统中各主要算法的软件实现过程。该系统采用并行流水结构,具有高处理速度、高精度、通用性好,可靠性高,易维护等优点。
李悦丽[9]（2008）在《弹载合成孔径雷达成像技术研究》文中提出采用合成孔径雷达（SAR）技术能够获得全天候、全天时、远距离的高分辨雷达图像,是提高精确制导武器打击精度的有效途径。然而,SAR成像末制导需解决以下问题:1)SAR图像的方位分辨率在沿平台航向的前斜视区域会迅速下降;2)导弹的机动飞行偏离理想运动轨迹,带来严重的运动误差使图像质量恶化;3)SAR实时成像需要大运算量和存储量,而弹载平台信号处理机难以满足要求。针对上述问题,本文围绕弹载SAR成像技术开展了以下研究工作:1、研究了弹载SAR大斜视角高分辨成像问题,提出了改进的方位向非线性CS算法,解决了时域线性距离走动校正（RWC）带来的聚焦深度问题,分辨率1m时成像斜视角可达50°以上。基于大斜视角SAR成像几何关系,研究了RD类和CS类算法,分析了瞬时斜距模型的近似误差和回波频域解耦合的残余相位误差,指出提高算法性能的关键在于:三次距离偏移量的补偿和二次距离压缩（SRC）的精度。通过理论推导证明:时域线性RWC可减小解耦合误差,但校正到同一距离门的目标存在随方位偏移线性变化的调频率误差。在此基础上,提出先补偿三次距离偏移,再引入改进非线性扰动方程补偿调频率误差的算法,仿真结果表明:ANCS算法成像分辨率高,聚焦深度和成像处理角更大。2、研究了匀加速平台的SAR成像及运动补偿方法,提出了一种二维频域补偿匀加速度的改进RD算法,提高了目标分辨率和峰值旁瓣比;并结合对比度最优法,给出了通用的匀加速平台SAR成像和运动补偿流程。首先,基于考虑三方向匀加速度的瞬时斜距模型和回波信号的多普勒历程,指出匀加速运动补偿的重点应为航向速度误差和视线位移误差;随后,给出了改进的RD和SPECAN算法,分别在距离徙动校正和方位聚焦处理中修正滤波函数,并在SPECAN成像后补偿了匀加速度带来的几何失真,仿真结果表明:算法简单,有效;在距离频域补偿视线位移误差,结合对比度最优法,给出了通用的成像运动补偿流程,并通过机载SAR飞行试验数据进行了成像验证。3、研究了弹载雷达的前视成像技术,基于多通道解卷积原理,提出一种单脉冲雷达解卷积前视成像新方法,仿真试验表明:在DBS失效的航向附近,解卷积图像的角分辨率比实孔径图像提高约10倍。针对条带式SAR图像的方位分辨率在前斜视区域迅速下降的问题,给出了导弹俯冲段DBS成像的信号处理参数选择准则,分析了方位分辨率的变化趋势;在DBS成像盲区,利用单脉冲雷达和差通道的准互质性提高前视图像角分辨率,并提出考虑天线方向图截断形状的解卷积器设计方法,可有效降低信噪比损失。4、研究了弹载SAR信号处理机的设计技术,设计了适宜弹载SAR成像的多DSP信号处理机结构,基于通用DSP芯片TS201,提出了SAR成像流程映射和算法优化的方法。根据典型通用DSP的特点和成像需求,设计了三种弹载SAR多DSP信号处理机结构,以匀加速平台SAR成像流程为例,基于TS201给出了从算法到结构的映射方法,提出了实时成像中关键步骤优化的具体方法;最后,基于主从式信号处理机结构,实现了弹载DBS成像信号处理机。
冯慧[10]（2008）在《基于TMS320DM642的视频系统应用设计》文中提出随着计算机技术、微电子技术以及互联网的发展,视频处理系统在日常生活、军事、工业和医疗等许多领域得到了广泛的应用。目前大部分的数字视频系统是通过图像采集卡进行视频采集,但这种基于PC机的数字视频系统存在一些缺点,如系统稳定性较差、安装携带不便、成本高、不能在恶劣环境下使用等。与此同时,由于超大规模集成电路和嵌入式软硬件技术的迅猛发展,如TI公司的DSP,Motorola公司的PowerPC等功能强大的嵌入式处理器价格越来越低,尤其是DSP芯片,它丰富的外设接口和高度的可编程性使得视频监控的硬件和软件都更容易实现,将其应用到视频监控系统中还克服了基于PC机系统的诸多缺点。因此基于DSP的视频处理系统,作为实现实时处理的一个重要方法已经成为人们研究的重点。本论文阐述了嵌入式视频处理系统的发展和实现方法,对基于专用图像处理芯片的视频采集系统、基于高速DSP的视频采集系统和基于PC的视频采集系统进行了分析。主要研究并设计了嵌入式视频监控处理系统,主控芯片采用了TI公司的专用多媒体处理芯片TMS320DM642。本文首先进行了视频处理系统的设计,包括视频电路、音频电路、存储电路、电源电路等。在此基础上,实现视频系统的网络传输和异地存储功能,设计了以太网网络接口系统,将视频终端采集到的视频数据通过以太网传送到PC机端,以实现远程监控功能。
二、基于CPLD的ADSP21060与SDRAM接口设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于CPLD的ADSP21060与SDRAM接口设计（论文提纲范文）
（1）水声目标模拟器信号处理平台的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究工作的背景和意义 |
| 1.2 国内外发展的现状与趋势 |
| 1.3 信号处理平台概述 |
| 1.4 论文的结构安排 |
| 第二章 信号处理平台方案设计 |
| 2.1 系统功能与指标 |
| 2.2 输入信号调理电路接.设计 |
| 2.2.1 差分放大电路 |
| 2.2.2 抗混叠滤波器 |
| 2.2.3 幅度调整 |
| 2.3 DSP芯片选择及外围设计 |
| 2.3.1 DSP芯片介绍 |
| 2.3.2 外围电路设计 |
| 2.4 FPGA芯片选型 |
| 2.5 输出信号调理电路接.设计 |
| 2.6 本章小结 |
| 第三章 信号处理平台完整性设计与实现 |
| 3.1 印制板设计 |
| 3.1.1 印制板的外形要求 |
| 3.1.2 印制板的整体布局 |
| 3.2 信号完整性设计与实现 |
| 3.2.1 叠层结构设计 |
| 3.2.2 单一网络的信号完整性设计实现 |
| 3.2.3 多网络间的信号完整性设计实现 |
| 3.3 本章小结 |
| 第四章 信号处理平台主要接.设计 |
| 4.1 PCI总线接.设计 |
| 4.1.1 硬件接.设计 |
| 4.1.2 PCI芯片配置 |
| 4.1.3 软件设计 |
| 4.2 双口 RAM 接口设计 |
| 4.3 SDRAM接口设计 |
| 4.4 链路口接口设计 |
| 4.5 A/D 接口设计 |
| 4.6 D/A 接口设计 |
| 4.7 本章小结 |
| 第五章 系统测试与分析 |
| 5.1 A/D通道测试与分析 |
| 5.2 D/A通道测试与分析 |
| 5.3 滤波器测试 |
| 5.4 水声目标模拟器信号处理平台测试及结果分析 |
| 5.5 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后期工作展望 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得的研究成果 |
（2）双通道高压输电线路电磁辐射测量系统设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 引言 |
| 1.1 研究背景及现状 |
| 1.2 完成的主要工作 |
| 2 系统原理 |
| 2.1 双通道系统原理 |
| 2.2 电路板结构设计 |
| 2.2.1 接收模块 |
| 2.2.2 同步采样时钟 |
| 2.2.3 信号采集与传输 |
| 3 系统硬件设计 |
| 3.1 系统构成 |
| 3.2 接收模块 |
| 3.2.1 D3839A主要参数 |
| 3.2.2 D3839A原理 |
| 3.3 同步采样时钟 |
| 3.3.1 AD9548原理 |
| 3.3.2 GPS电路 |
| 3.3.3 同步采样时钟 |
| 3.4 数据处理 |
| 3.4.1 DSP电路 |
| 3.4.2 EP2C8原理 |
| 3.4.3 内存扩展模块 |
| 3.4.4 数据传输模块 |
| 3.5 电源管理 |
| 3.5.1 电源芯片选型 |
| 3.5.2 电源电路设计 |
| 4 系统软件设计 |
| 4.1 同步采样时钟的合成 |
| 4.1.1 AD9548配置步骤 |
| 4.1.2 AD9548配置协议分析 |
| 4.1.3 GPS的1PPS参考时钟生成 |
| 4.1.4 AD9548配置程序和试验结果 |
| 4.2 信号采集 |
| 4.2.1 DSP配置流程 |
| 4.2.2 DSP复位电路、JTAG电路调试 |
| 4.3 数据存储 |
| 4.3.1 SDRAM配置流程 |
| 4.3.2 SDRAM仿真结果 |
| 4.4 数据传输 |
| 4.4.1 固件程序 |
| 4.4.2 设备驱动程序 |
| 4.4.3 主机应用程序 |
| 4.4.4 FPGA控制程序 |
| 5 系统仿真及调试结果 |
| 5.1 调试环境 |
| 5.2 仿真及调试结果 |
| 5.2.1 接收模块 |
| 5.2.2 同步采样时钟 |
| 5.2.3 数据传输 |
| 6 结论 |
| 参考文献 |
| 致谢 |
| 个人简历 |
（3）基于多发单收的外辐射源雷达目标检测及其实现技术（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 外辐射源雷达系统的研究背景 |
| 1.2 外辐射源雷达系统国内外研究现状 |
| 1.3 论文的内容和安排 |
| 第二章 高速DSP 通用信号处理系统 |
| 2.1 ADSP TS101 性能及结构 |
| 2.1.1 ADSP TS101 的通用算法性能 |
| 2.1.2 ADSP TS101 内核结构 |
| 2.1.3 ADSP TS101 I/O 资源 |
| 2.2 多处理器系统 |
| 2.2.1 链路口耦合多处理器系统结构 |
| 2.2.2 TigerSHARC 的存储器组织 |
| 2.3 通用信号处理平台 |
| 2.3.1 通用信号处理板结构 |
| 2.3.2 通用信号处理板之间及其与主机通信 |
| 2.4 基于通用系统平台的实时处理 |
| 2.4.1 实时信号处理方案 |
| 2.4.2 系统运算量估计 |
| 2.4.3 实时处理的系统结构 |
| 2.5 本章小结 |
| 第三章 数字下变频技术及其DSP 实现 |
| 3.1 数字下变频技术 |
| 3.1.1 多速率信号处理 |
| 3.1.2 数字下变频的原理 |
| 3.2 基于ADSP TS101 的DDC 软件实现 |
| 3.3 FPDP 协议及应用简介 |
| 3.4 FPDP 共享总线在系统中的应用实现 |
| 3.5 本章小结 |
| 第四章 自适应杂波对消技术及其工程实现 |
| 4.1 自适应杂波对消技术 |
| 4.1.1 自适应杂波对消原理 |
| 4.1.2 固定步长LMS 算法 |
| 4.2 自适应杂波对消的工程实现 |
| 4.3 本章小结 |
| 第五章 脉冲压缩技术及其工程实现 |
| 5.1 脉冲压缩原理 |
| 5.2 脉冲压缩基本方法 |
| 5.2.1 时域脉冲压缩方法 |
| 5.2.2 频域脉冲压缩方法 |
| 5.3 距离—多普勒处理 |
| 5.4 脉冲压缩的工程实现 |
| 5.5 本章小结 |
| 结束语 |
| 致谢 |
| 参考文献 |
| 作者在读期间的研究成果 |
（4）面向状态监控的嵌入式视觉系统的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| §1-1 引言 |
| §1-2 监控系统的国内外研究现状 |
| §1-3 视觉监控系统的国内外研究现状 |
| §1-4 嵌入式视觉监控系统的国内外研究现状 |
| §1-5 课题的意义及本文主要研究内容 |
| 1-5-1 课题的研究意义 |
| 1-5-2 课题的主要研究内容 |
| 第二章 嵌入式视觉系统的方案设计 |
| §2-1 系统整体方案的确定 |
| 2-1-1 状态监控系统的要求 |
| 2-1-2 嵌入式系统及其优点 |
| 2-1-3 系统总体方案设计 |
| §2-2 DSP 的性能分析及选型 |
| 2-2-1 DSP 及其应用 |
| 2-2-2 DSP 的选型 |
| 2-2-3 DSP 的性能分析 |
| 2-2-4 TMS320DM642 的功能特点 |
| §2-3 本章小结 |
| 第三章 嵌入式视觉系统的硬件构建 |
| §3-1 硬件系统整体结构 |
| 3-1-1 视觉系统功能要求 |
| 3-1-2 视觉系统整体设计 |
| §3-2 各部分接口的设计 |
| 3-2-1 视频处理部分 |
| 3-2-2 外部存储器 |
| 3-2-3 UART 串口 |
| 3-2-4 JTAG 仿真接口 |
| 3-2-5 电源部分 |
| 3-2-6 硬件部分性能分析 |
| §3-4 本章小结 |
| 第四章 嵌入式视觉系统的软件分析 |
| §4-1 引言 |
| §4-2 CCS 开发环境与DSP/BIOS 操作系统 |
| 4-2-1 CCS 开发环境 |
| 4-2-2 DSP/BIOS 操作系统 |
| 4-2-3 软件开发流程 |
| §4-3 系统初始化 |
| 4-3-1 EMIF 接口初始化 |
| 4-3-2 编解码器初始化 |
| 4-3-3 串口初始设置 |
| §4-4 性能分析 |
| 4-4-1 程序开发流程 |
| 4-4-2 影响结果因素的分析 |
| §4-5 本章小结 |
| 第五章 基于物体状态信息监控的研究 |
| §5-1 基于色彩的监控 |
| 5-1-1 颜色空间的选择 |
| 5-1-2 颜色阈值的确定 |
| 5-1-3 算法流程 |
| 5-1-4 图像预处理 |
| §5-2 基于物体空间状态的监控 |
| 5-2-1 监控物体分类及位姿状态分析 |
| 5-2-2 算法流程 |
| 5-2-3 图像预处理 |
| §5-3 本章小结 |
| 第六章 嵌入式视觉系统状态检测的实现与实验 |
| §6-1 引言 |
| §6-2 实验环境及设备 |
| 6-2-1 实验环境及对象 |
| 6-2-2 实验设备 |
| §6-3 实验过程 |
| 6-3-1 基于颜色状态的检测 |
| 6-3-2 基于外型状态的检测 |
| §6-4 本章小结 |
| 第七章 结论与展望 |
| 参考文献 |
| 致谢 |
（5）机器视觉高速图像处理平台中关键技术的研究（论文提纲范文）
| 本文创新点 |
| 摘要 |
| Abstract |
| 目录 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 机器视觉系统 |
| 1.2.1 机器视觉理论发展 |
| 1.2.2 机器视觉系统的基本组成及国内外现状 |
| 1.2.3 机器视觉系统发展趋势 |
| 1.2.4 图像采集处理平台国内外发展现状 |
| 1.3 本文的来源及研究的内容 |
| 1.4 本文的章节安排 |
| 第二章 机器视觉高速图像处理平台 |
| 2.1 引言 |
| 2.2 FPGA设计流程 |
| 2.3 DSP设计流程 |
| 2.4 高速图像处理平台总体设计 |
| 2.4.1 高速图像处理平台功能需求 |
| 2.4.2 FPGA与DSP功能划分研究 |
| 2.4.3 FPGA选型 |
| 2.4.4 DSP选型 |
| 2.4.5 系统详细结构图 |
| 2.5 本章小结 |
| 第三章 高速相机图像采集 |
| 3.1 引言 |
| 3.2 Camera Link相机高速数据采集 |
| 3.2.1 Camera Link接口标准 |
| 3.2.2 Camera Link接口的设计与实现 |
| 3.2.3 异步串行接口的实现 |
| 3.2.4 高速数据接收模块设计 |
| 3.2.5 图像采集测试方案及测试结果 |
| 3.3 GigE相机高速图像采集 |
| 3.3.1 千兆以太网标准 |
| 3.3.2 GigE Vision标准 |
| 3.3.3 千兆以太网接口的设计 |
| 3.3.4 FPGA控制逻辑的设计 |
| 3.3.5 GigE相机图像采集实现 |
| 3.3.6 图像数据输出模块 |
| 3.3.7 GigE相机图像采集测试方案及结果 |
| 3.4 本章小结 |
| 第四章 高速图像压缩 |
| 4.1 引言 |
| 4.2 JPEG压缩标准 |
| 4.2.1 JPEG基本系统 |
| 4.2.2 颜色模式转换及采样 |
| 4.2.3 二维离散余弦变换 |
| 4.2.4 量化 |
| 4.2.5 直流分量编码和交流系数ZigZag排列 |
| 4.2.6 熵编码 |
| 4.2.7 JPEG的压缩比与压缩图像质量评价 |
| 4.2.8 JFIF文件交换格式 |
| 4.3 JPEG压缩的高速实现方法 |
| 4.3.1 二维DCT变换的快速实现算法 |
| 4.3.1.1 二维DCT的分解 |
| 4.3.1.2 一维DCT的硬件实现算法 |
| 4.3.1.3 二维DCT的结构及流水线技术 |
| 4.3.2 量化及ZigZag排序模块 |
| 4.3.3 熵编码 |
| 4.3.4 JPEG压缩高速实现方法测试 |
| 4.3.4.1 编码正确性测试 |
| 4.3.4.2 编码效率及最大工作时钟测试 |
| 4.3.4.3 FPGA资源消耗 |
| 4.3.4.4 压缩效果测试 |
| 4.4 高分辨率图像实时压缩系统设计 |
| 4.4.1 高分辨率实时压缩系统可行性分析 |
| 4.4.2 输入缓冲模块的改进及资源优化设计 |
| 4.4.3 Bayer转YC_bC_r模块 |
| 4.4.4 彩色压缩模块的设计 |
| 4.4.5 彩色高分辨率压缩系统资源消耗 |
| 4.4.6 高分辨率图像压缩测试方法及结果 |
| 4.5 超高帧率图像实时压缩系统设计 |
| 4.5.1 超高帧率实时压缩系统可行性分析 |
| 4.5.2 超高帧率图像并行压缩方法设计 |
| 4.5.3 输入分路及控制模块的设计 |
| 4.5.4 高速并行压缩系统资源消耗 |
| 4.5.5 超高帧率图像压缩测试方法及结果 |
| 4.6 本章小结 |
| 第五章 硬盘高速存储 |
| 5.1 引言 |
| 5.2 IDE接口标准 |
| 5.2.1 IDE物理接口 |
| 5.2.2 ATA控制器的寄存器组 |
| 5.2.3 硬盘的寻址方式 |
| 5.2.4 ATA数据传输模式 |
| 5.3 ATA控制器的FPGA实现 |
| 5.3.1 硬盘初始化 |
| 5.3.2 UDMA读写控制器设计 |
| 5.3.2.1 UDMA写时序 |
| 5.3.2.2 UDMA读时序 |
| 5.3.3 总体程序设计 |
| 5.4 SATA硬盘接口设计与测试 |
| 5.4.1 SATA硬盘接口设计 |
| 5.4.2 硬盘读写效率分析 |
| 5.4.3 硬盘测试 |
| 5.5 并行高速存储的研究与实现 |
| 5.5.1 磁盘阵列技术 |
| 5.5.2 硬盘高速存储测试方案及结果 |
| 5.6 本章小结 |
| 第六章 高速图像处理平台的典型应用 |
| 6.1 引言 |
| 6.2 货车运行故障动态图像检测系统 |
| 6.2.1 货车运行故障动态图像检测系统工作原理 |
| 6.2.2 高速图像处理在TFDS中的应用 |
| 6.2.3 图像采集处理系统对比及测试 |
| 6.3 棉花异性纤维在线检测清除系统 |
| 6.3.1 检测系统工作原理 |
| 6.3.2 系统升级的问题以及改进方案 |
| 6.3.3 高速图像处理平台使用效果 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 附图1:Camera Link接口信号图 |
| 附图2:Camera Link接口详细电路图 |
| 附图3:PHY芯片88E1111接口详细电路图 |
| 附图4:JM20330详细电路图 |
| 攻读博士学位期间取得的成果 |
| 致谢 |
（6）基于ARM+DSP的数字搓盘机的设计与实现（论文提纲范文）
| 1 引言 |
| 2 数字搓盘机构成及原理 |
| 2.1 缓动盘 |
| 2.2 音调控制滑动杆 |
| 2.3 机芯 |
| 2.4 按键与显示 |
| 2.5 控制与信号处理部分 |
| 3 系统总体要求 |
| 4 硬件系统设计 |
| 4.1 主要器件介绍 |
| 4.1.1 伺服处理器 |
| 4.1.2 控制器MCU |
| 4.1.3 音效处理DSP |
| 4.1.4 旋转传感器[2] |
| 4.1.5 SDRAM[3] |
| 4.2 主要部分的硬件连接 |
| 4.2.1 DSP芯片与MCU连接[4] |
| 4.2.2 伺服控制芯片与DSP芯片的连接[5] |
| 4.2.3 SDRAM与DSP的连接[6] |
| 5 控制器MCU的软件设计 |
| 6 部分音效处理DSP的相关算法 |
| 6.1 变速又变调 |
| 6.2 变速不变调 |
| 7 结束语 |
（7）视频图像处理实验平台研制（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景 |
| 1.2 课题的目的及意义 |
| 1.3 国内外研究现状及分析 |
| 1.3.1 视频处理器 |
| 1.3.2 视频图像处理系统 |
| 1.4 主要功能及研究内容 |
| 1.5 本文结构 |
| 第2章 方案论证 |
| 2.1 图像处理系统设计的一般方法 |
| 2.2 方案设计 |
| 2.2.1 视频图像采集模块 |
| 2.2.2 视频图像处理模块 |
| 2.2.3 视频图像存储模块 |
| 2.2.4 视频图像回放模块 |
| 2.3 本章小结 |
| 第3章 硬件设计 |
| 3.1 器件选型 |
| 3.2 DSP外围及接口电路设计 |
| 3.2.1 DSP设置 |
| 3.2.2 视频输入输出接口设计 |
| 3.2.3 I~2C总线设计 |
| 3.2.4 视频口（Video Port）配置与设计 |
| 3.2.5 中断处理模块的设计 |
| 3.2.6 JTAG接口模块设计 |
| 3.2.7 EMIF与SDRAM的接口设计 |
| 3.2.8 EMIF与FLASH的接口设计 |
| 3.2.9 PCI接口设计 |
| 3.3 FPGA内部逻辑设计 |
| 3.3.1 视频图像预处理模块 |
| 3.3.2 双口RAM缓存模块 |
| 3.4 电源设计 |
| 3.4.1 电源分类及特点 |
| 3.4.2 平台电源设计 |
| 3.5 高速PCB设计规则及应用 |
| 3.5.1 器件布局 |
| 3.5.2 采用多层板布线 |
| 3.5.3 设计规则和限制 |
| 3.5.4 地和电源策略 |
| 3.5.5 去耦电容配置 |
| 3.5.6 信号测试 |
| 3.5.7 高频电路 |
| 3.6 本章小结 |
| 第4章 固化程序设计 |
| 4.1 DM642 系统引导和存储器分配 |
| 4.2 系统的DSP主程序设计 |
| 4.3 TMS320DM642 的初始化设计 |
| 4.3.1 器件复位后的片内外设配置 |
| 4.3.2 EMIF接口初始化配置 |
| 4.4 ADV7179 初始化设计 |
| 4.4.1 I~2C模块初始化 |
| 4.4.2 通过I~2C总线初始化视频编码芯片 |
| 4.5 EDMA数据传输设计 |
| 4.5.1 DM642 的EDMA组成 |
| 4.5.2 EDMA的启动方式与传输方式 |
| 4.5.3 EDMA的传输类型 |
| 4.5.4 EDMA琏表在场合成中的使用 |
| 4.5.5 EDMA传输的终止 |
| 4.6 视频端口的程序设计 |
| 4.6.1 复位操作 |
| 4.6.2 视频端口的控制寄存器 |
| 4.6.3 视频端口的图像捕获操作 |
| 4.6.4 视频端口的图像显示操作 |
| 4.7 本章小结 |
| 第5章 系统调试 |
| 5.1 系统初始化测试 |
| 5.2 视频输入通道的调试 |
| 5.3 SDRAM缓存视频图像的调试 |
| 5.4 I~2C总线测试 |
| 5.5 视频输出通道的调试 |
| 5.6 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
（8）现代雷达信号处理技术及实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 论文产生背景与意义 |
| 1.2 论文内容安排 |
| 第二章 雷达信号数字脉冲压缩技术 |
| 2.1 引言 |
| 2.2 数字脉压实现方法 |
| 2.2.1 时域卷积法实现数字脉压 |
| 2.2.2 频域快速卷积法实现数字脉压 |
| 2.3 线性调频脉压 |
| 2.3.1 线性调频信号 |
| 2.3.2 线性调频信号脉压输出分析 |
| 第三章 动目标检测(MTD)和恒虚警检测(CFAR)技术 |
| 3.1 引言 |
| 3.2 多普勒滤波器组设计 |
| 3.3 恒虚警检测技术 |
| 3.4 瑞利杂波环境中的恒虚警检测技术 |
| 第四章 信号处理系统硬件实现 |
| 4.1 TS101 性能介绍 |
| 4.2 并行处理器系统设计 |
| 4.3 CycloneII系列FPGA介绍 |
| 4.4 DSP与SDRAM的硬件连接 |
| 4.5 DSP与FIFO的硬件连接 |
| 4.6 系统的电源与时钟设计 |
| 4.6.1 TigerSHARC DSP的电源及功耗估计 |
| 4.6.2 系统时钟设计 |
| 第五章 信号处理系统软件实现 |
| 5.1 DSP软件开发流程 |
| 5.2 系统DSP软件实现 |
| 5.3 FPGA软件开发流程 |
| 5.4 系统FPGA软件实现 |
| 结束语 |
| 致谢 |
| 参考文献 |
| 作者在读期间的研究成果 |
（9）弹载合成孔径雷达成像技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 开展弹载SAR成像技术研究的历史背景 |
| 1.2 SAR技术的国内外研究现状和发展趋势 |
| 1.3 弹载SAR成像技术研究现状 |
| 1.3.1 前斜视SAR成像算法的研究现状 |
| 1.3.2 机动平台成像算法研究现状 |
| 1.3.3 SAR实时成像技术的研究现状 |
| 1.4 本文的主要工作 |
| 1.4.1 主要研究内容 |
| 1.4.2 研究工作的章节安排 |
| 第二章 弹载SAR大斜视角高分辨成像算法研究 |
| 2.1 引言 |
| 2.2 大斜视角SAR成像的几何关系 |
| 2.2.1 大斜视角成像的几何坐标系 |
| 2.2.2 斜视SAR成像的分辨率 |
| 2.3 大斜视角SAR成像处理方法及误差分析 |
| 2.3.1 瞬时斜距模型近似处理及误差分析 |
| 2.3.2 二维频域解耦合处理 |
| 2.3.3 解耦合残余相位误差的补偿 |
| 2.4 大斜视角SAR成像的大场景聚焦性能 |
| 2.4.1 多普勒参数随测绘带宽度的变化 |
| 2.4.2 方位向频谱扩展法 |
| 2.4.3 方位向划分子孔径法 |
| 2.4.4 时域线性RWC处理 |
| 2.5 改进方位向NCS大斜视角高分辨SAR成像算法 |
| 2.5.1 改进方位向NCS算法原理 |
| 2.5.2 成像仿真试验 |
| 2.6 本章小结 |
| 第三章 匀加速运动平台的SAR成像和运动补偿方法研究 |
| 3.1 引言 |
| 3.2 机动条件下弹载SAR成像的几何关系 |
| 3.2.1 匀加速平台中心参考点的瞬时斜距模型 |
| 3.2.2 匀加速平台成像的聚焦深度 |
| 3.2.3 机动平台点目标的多普勒历程 |
| 3.3 匀加速运动平台SAR成像算法 |
| 3.3.1 二维频域补偿匀加速度的距离-多普勒算法 |
| 3.3.2 频谱分析算法快速成像 |
| 3.4 结合自聚焦技术的运动补偿方法 |
| 3.4.1 匀加速度运动补偿的通用方法 |
| 3.4.2 对比度最优法 |
| 3.4.3 通用的成像和运动补偿流程 |
| 3.4.4 机载SAR实测数据的成像效果分析 |
| 3.5 本章小结 |
| 第四章 弹载雷达前视成像技术研究 |
| 4.1 引言 |
| 4.2 环形扫描模式下的DBS成像技术 |
| 4.2.1 环形扫描模式下目标回波的多普勒参数 |
| 4.2.2 弹载SAR俯冲段DBS成像 |
| 4.2.3 DBS成像仿真试验 |
| 4.3 多通道解卷积前视成像技术 |
| 4.3.1 多通道解卷积模型 |
| 4.3.2 解卷积算子的求解 |
| 4.3.3 解卷积算子的性能分析 |
| 4.4 单脉冲雷达和差通道解卷积成像仿真试验 |
| 4.4.1 前视解卷积成像仿真试验 |
| 4.4.2 解卷积前视成像应用分析 |
| 4.5 本章小结 |
| 第五章 弹载SAR信号处理机的设计 |
| 5.1 引言 |
| 5.2 多DSP信号处理机的结构 |
| 5.2.1 主从式多DSP处理机结构 |
| 5.2.2 串行流水式多DSP处理机结构 |
| 5.2.3 通用型簇式多DSP处理机结构 |
| 5.3 SAR成像算法的工程化 |
| 5.3.1 SAR成像流程的结构映射 |
| 5.3.2 SAR成像步骤的优化 |
| 5.4 信号处理机的硬件设计技术 |
| 5.4.1 DSP的选型技术 |
| 5.4.2 FPGA/CPLD技术 |
| 5.4.3 处理机的总线技术 |
| 5.4.4 高速PCB技术 |
| 5.4.5 弹载DBS信号处理机 |
| 5.5 本章小结 |
| 第六章 结束语 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 附录A 英文缩略词对照表 |
（10）基于TMS320DM642的视频系统应用设计（论文提纲范文）
| 中文摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 视频信号处理技术 |
| 1.3 论文的主要工作 |
| 第二章 视频处理系统的现状 |
| 2.1 视频编解码器 |
| 2.2 视频处理器 |
| 2.3 视频处理系统分类 |
| 第三章 基于TMS320DM642 的视频处理 |
| 3.1 数字信号处理器 |
| 3.2 本视频处理硬件设计的需求 |
| 3.3 系统DSP 选型 |
| 3.4 DM642 的开发工具 |
| 第四章 视频处理系统设计 |
| 4.1 系统的结构 |
| 4.2 电源管理模块 |
| 4.3 视频模块设计 |
| 4.4 音频模块设计 |
| 4.5 EMIF 内存扩展模块 |
| 第五章 DM642 的视频通信系统设计 |
| 5.1 视频网络通信技术 |
| 5.2 DM642 以太网通信接口模块 |
| 5.3 UART 接口电路 |
| 第六章 总结 |
| 参考文献 |
| 发表论文和科研情况说明 |
| 致谢 |
四、基于CPLD的ADSP21060与SDRAM接口设计（论文参考文献）
- [1]水声目标模拟器信号处理平台的设计与实现[D]. 姜立志. 电子科技大学, 2015(03)
- [2]双通道高压输电线路电磁辐射测量系统设计与实现[D]. 侯娟. 郑州大学, 2012(09)
- [3]基于多发单收的外辐射源雷达目标检测及其实现技术[D]. 张毕标. 西安电子科技大学, 2011(07)
- [4]面向状态监控的嵌入式视觉系统的研究[D]. 穆翊. 河北工业大学, 2011(07)
- [5]机器视觉高速图像处理平台中关键技术的研究[D]. 张青林. 武汉大学, 2010(05)
- [6]基于ARM+DSP的数字搓盘机的设计与实现[J]. 杨洁,李双田. 电声技术, 2010(01)
- [7]视频图像处理实验平台研制[D]. 孙睿. 哈尔滨工业大学, 2009(S2)
- [8]现代雷达信号处理技术及实现[D]. 王文卿. 西安电子科技大学, 2009(07)
- [9]弹载合成孔径雷达成像技术研究[D]. 李悦丽. 国防科学技术大学, 2008(05)
- [10]基于TMS320DM642的视频系统应用设计[D]. 冯慧. 天津大学, 2008(08)